一种基于Mars评判Verilog实现MIPS处理器正确性的自动化测试方法

摘要

本发明提供了一种基于Mars评判Verilog实现MIPS处理器正确性的自动化测试方法，可应用在计算机组成原理及体系结构的教学中。本方法所用testbench验证文件除了实现为MISP处理器提供激励信号外，还通过检索名称对仿真过程中的状态变化进行记录，获得仿真结果；设置状态记录工具对Mars模拟器运行时的寄存器和存储器内容变化进行记录，并根据Mars模拟器运行的记录对仿真结果的正确性进行评判；MIPS处理器在编写时采用模块化和层次化设计，并依据验证文件设定某些模块与寄存器的名称。本发明对仿真结果进行粗粒度的分析，对MIPS处理器功能的正确性实现自动化的评判，避免复杂的波形分析，提高了实验效率。

主权项

一种基于Mars评判Verilog实现MIPS处理器正确性的自动化测试方法，其特征在于，包括如下步骤：步骤1：用MIPS汇编语言编写测试程序，通过Mars汇编器进行汇编，得到机器代码和数据存储器初始化内容；步骤2：通过仿真软件，使用testbench验证文件，对MIPS处理器进行仿真，仿真过程中将测试用的机器代码和数据存储器初始化内容分别加载到MIPS处理器的指令存储器模块和数据存储器模块，仿真结束后，关闭仿真软件，获得仿真结果；所述的testbench验证文件用于：为MISP处理器提供激励信号，通过检索寄存器名称对仿真过程中的寄存器状态变化进行记录，作为仿真结果保存到记录文件A中；步骤3：将步骤1编写的测试程序载入Mars模拟器，打开状态记录工具Statement Recorder，并链接到Mars模拟器；所述的状态记录工具Statement Recorder对Mars模拟器运行时的寄存器和存储器内容变化进行记录，并导出记录文件B；步骤4：根据记录文件B对步骤2得到的仿真结果进行评判，并输出评判信息；其中，Mars为MIPS汇编运行模拟器，Verilog为硬件描述语言，MIPS为无内部互锁流水级的微处理器。