发明名称 |
相变存储器的选通二极管阵列及其制备方法 |
摘要 |
一种相变存储器的选通二极管阵列及其制备方法,所述制备方法包括:在P型半导体衬底表面进行离子注入,退火生成重掺杂的N型半导体层;在重掺杂的N型半导体层的表面进行外延生长,形成本征半导体层;进行刻蚀工艺以形成用于隔离字线的第一沟槽;在第一沟槽内进行沉积以形成作为相邻字线之间隔离的第一隔离层;再进行刻蚀工艺以形成第二沟槽;在第二沟槽内进行沉积以形成第二隔离层;在本征半导体层内进行离子注入以形成选通二极管;字线的宽度至少为选通二极管的宽度的一倍以上;形成位于字线之上的字线引出电极。相较于现有技术,本发明可以提高选通二极管驱动电流以及降低串扰电流,确保存储器读写操作的一致性和稳定性。 |
申请公布号 |
CN102623484B |
申请公布日期 |
2014.09.17 |
申请号 |
CN201110033252.0 |
申请日期 |
2011.01.30 |
申请人 |
中国科学院上海微系统与信息技术研究所 |
发明人 |
李宜瑾;宋志棠;凌云;刘燕;刘波;龚岳峰;张超;吴关平;杨左娅 |
分类号 |
H01L27/24(2006.01)I;H01L21/822(2006.01)I |
主分类号 |
H01L27/24(2006.01)I |
代理机构 |
上海光华专利事务所 31219 |
代理人 |
李仪萍 |
主权项 |
一种相变存储器的选通二极管阵列的制备方法,其特征在于,包括:在P型半导体衬底表面进行离子注入,退火后生成重掺杂的N型半导体层;在所述重掺杂的N型半导体层的表面进行外延生长,形成本征半导体层;进行刻蚀工艺以形成用于隔离字线的第一沟槽,所述第一沟槽的底部延伸到所述P型半导体衬底内;在所述第一沟槽内进行沉积以形成作为相邻字线之间隔离的第一隔离层;所述字线的宽度大于后续制备的选通二极管的宽度;再进行刻蚀工艺以形成第二沟槽,所述第二沟槽位于所述字线之上;在所述第二沟槽内进行沉积以形成第二隔离层;在所述本征半导体层内进行离子注入以形成选通二极管;形成位于所述字线之上的字线引出电极。 |
地址 |
200050 上海市长宁区长宁路865号 |