发明名称 一种液晶显示器的像素结构
摘要 本发明提供一种液晶显示器的像素结构,其为4M×8N的像素阵列,奇数列具有多个重复的第一像素组,偶数列具有多个重复的第二像素组。每一像素组至少包括三种颜色的子像素。至少一行包括两种或两种以上颜色的子像素。前2M列的第j行的各个子像素对应的薄膜晶体管均电耦接至第j条数据线,后2M列的第j行的各个子像素对应的薄膜晶体管均电性耦接至第(j+1)条数据线,使得同一行中的所有子像素形成Zig-Zag排列布局。相比于现有技术,本发明通过调整薄膜晶体管的位置,使每行子像素所对应的薄膜晶体管电性耦接至不同的数据线,并搭配低功耗的极性翻转方式,有效改善面板的闪烁及串音,提高面板的显示品质。
申请公布号 CN104049396A 申请公布日期 2014.09.17
申请号 CN201410315576.7 申请日期 2014.07.03
申请人 友达光电股份有限公司 发明人 朱育进;苏尚裕
分类号 G02F1/133(2006.01)I;G02F1/1362(2006.01)I;G09G3/36(2006.01)I 主分类号 G02F1/133(2006.01)I
代理机构 北京律诚同业知识产权代理有限公司 11006 代理人 徐金国
主权项 一种液晶显示器的像素结构,其特征在于,所述像素结构为(4M)×(8N)的像素阵列,所述像素阵列中的奇数列均具有多个重复的第一像素组,所述像素阵列中的偶数列均具有多个重复的第二像素组,M、N为自然数,其中,所述第一像素组和所述第二像素组中的每一像素组至少包括三种颜色的子像素,所述像素阵列中至少有一行包括两种或两种以上颜色的子像素,其中,所述像素阵列中的前2M列的第j行的各个子像素Xj所对应的薄膜晶体管均电性耦接至第j条数据线,所述像素阵列中的后2M列的第j行的各个子像素Xj所对应的薄膜晶体管均电性耦接至第(j+1)条数据线,使得同一行中的所有子像素形成Zig‑Zag排列布局,j等于1、2、…、(8N‑1)。
地址 中国台湾新竹科学工业园区新竹市力行二路1号