发明名称 源极和漏极区的外延形成机制的非对称循环沉积和蚀刻工艺
摘要 本发明公开了一种形成场效应晶体管(FET)的源极/漏极区的机制以及源级和漏极区的外延形成机制的非对称循环沉积和蚀刻工艺,在S/D区的外延形成过程中,将Cl<sub>2</sub>用作蚀刻剂。该机制包括使用非对称循环沉积和蚀刻(ACDE)工艺来形成准备层,使得后续具有晶体管掺杂物的外延层能够外延生长。该机制还包括用含掺杂物的前体来浸泡衬底的表面以在S/D区的外延生长过程中,能够充分吸收晶体管掺杂物。通过将Cl<sub>2</sub>用作蚀刻剂,该机制也使得S/D区域的外延生长具有高生产力。
申请公布号 CN104051341A 申请公布日期 2014.09.17
申请号 CN201310344043.7 申请日期 2013.08.08
申请人 台湾积体电路制造股份有限公司 发明人 蔡俊雄;陈灿耀;柯建安
分类号 H01L21/8238(2006.01)I;H01L21/20(2006.01)I;H01L27/092(2006.01)I;H01L29/06(2006.01)I 主分类号 H01L21/8238(2006.01)I
代理机构 北京德恒律治知识产权代理有限公司 11409 代理人 章社杲;孙征
主权项 一种形成集成电路的方法,所述方法包括:在衬底上方形成多个栅极结构;去除部分所述衬底以形成与相应的所述多个栅极结构相邻的凹槽;以及在所述凹槽中沉积外延含硅层,其中,沉积所述外延含硅层使用非对称循环沉积和蚀刻(ACDE)工艺,所述ACDE工艺将Cl<sub>2</sub>用作蚀刻剂,所述ACDE工艺包括第一CDE单位循环(CDE‑1)工艺和后续的CDE单位循环(CDE‑i),所述第一CDE单位循环与所述后续的CDE单位循环不同,并且重复数次所述后续的CDE单位循环直至达到最终的厚度。
地址 中国台湾新竹