发明名称 LTE系统中高速并行Turbo码的解码系统及方法
摘要 一种Turbo码的解码方法,先判断码块长度K是否大于768;如是则将输入的三路软信息分段存放在输入存储单元中,如否,则将三路信息存放在一预定的输入存储单元中,之后只通一预定的MAP单元从预定的输入存储单元中取出软信息值进行迭代解码计算,解码计算过程中产生的值存储于预定的一局部存储单元中;之后,持续判断Turbo码解码器的8个MAP单元是否处于就绪状态;如是,每一MAP单元分别从多个不同的输入存储单元取出软信息值进行迭代解码计算,解码计算过程中产生的值分别存储于多个局部存储单元中;最后判断是否达到最大迭代次数或者CRC校验通过;如是则对软信息进行硬判输出,将K个输出结果保存在输出存储器中。
申请公布号 CN102571107B 申请公布日期 2014.09.17
申请号 CN201010592227.1 申请日期 2010.12.15
申请人 展讯通信(上海)有限公司 发明人 冷欣;董霄剑;张力
分类号 H03M13/29(2006.01)I 主分类号 H03M13/29(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 骆苏华
主权项 一种Turbo码的解码系统,其特征在于,包括:输入存储器,用以接收输入的经过编码的软信息;输入控制器,与输入存储器连接,控制输入存储器对软信息输入及将信息输出至Turbo码解码器中;Turbo码解码器,具有多个MAP单元,该MAP单元从输入存储器取出软信息值进行迭代解码计算;局部存储器,用于存储Turbo码解码器计算过程中产生的值;输出控制器,用以控制Turbo码解码器硬判输出结果;硬判输出存储器,存储Turbo码解码器硬判输出结果;其中,所述软信息依据系统位、第一校验位1和第二检验位2划分为三路信息;当码块长度K小于768时,不进行分段处理,将三路信息存放在输入存储器的第一输入存储单元中;当码块长度K大于768时,将三路信息分别分成8段存放在该输入存储器的8个不同的输入存储单元中;所述的Turbo码解码器具有8个MAP单元,当该8个MAP处于Ready状态后,分别从8个不同的输入存储单元取出软信息值进行迭代解码计算。
地址 201203 上海市浦东新区张江祖冲之路2288弄展讯中心1号楼