发明名称 |
半导体器件及布局设计系统 |
摘要 |
本公开涉及半导体器件及布局设计系统。在包括含有多个密封环的密封环区的半导体器件中,该多个密封环经由桥接图形按相等的间距彼此耦接,桥接图形的不当局部重定位会降低半导体器件的可靠性。半导体器件具有含有按第一间距间隔开的预定数量的桥接图形的第一分组以及含有按第一间距间隔开的预定数量的桥接图形的第二分组,第二分组位于与第一分组相距第二间距之处。第二间距大于第一间距。 |
申请公布号 |
CN104051360A |
申请公布日期 |
2014.09.17 |
申请号 |
CN201410086664.4 |
申请日期 |
2014.03.11 |
申请人 |
瑞萨电子株式会社 |
发明人 |
斋藤琢巳;广井政幸 |
分类号 |
H01L23/31(2006.01)I;H01L27/00(2006.01)I |
主分类号 |
H01L23/31(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
申发振 |
主权项 |
一种半导体器件,包括:形成于半导体基板之上的电路设计区;以及布置于所述电路设计区周围的密封环区,所述密封环区包括:第一密封环角部单元和第二密封环角部单元;与所述第一及第二密封环角部单元耦接的第一密封环和第二密封环;以及与所述第一及第二密封环耦接的多个第一桥接图形,所述第一桥接图形具有邻接于所述第一密封环角部单元且包括按第一间距间隔开的预定数量的所述第一桥接图形的第一分组以及位于与所述第一分组相距第二间距之处且包括按所述第一间距间隔开的预定数量的所述第一桥接图形的第二分组,并且所述第二间距大于所述第一间距。 |
地址 |
日本神奈川 |