发明名称 |
存储装置以及操作该存储装置的方法 |
摘要 |
本发明公开了一种三维存储装置。该三维存储装置包括多个导电材料的脊形叠层被绝缘材料隔离,设置为比特(bit)线可耦合译码电路至感应放大器。二极管在串的一公共源极选择端被连接至比特线。导电材料的条纹具有侧表面在脊形叠层的侧面上。多个字线正交延伸于多个脊形叠层之上,字线可耦合至列译码器。存储元件位在接口区域的多层阵列,多层阵列在介于叠层上的半导体条纹的侧表面以及字线之间的交错处。 |
申请公布号 |
CN102610259B |
申请公布日期 |
2014.09.17 |
申请号 |
CN201110176834.4 |
申请日期 |
2011.06.22 |
申请人 |
旺宏电子股份有限公司 |
发明人 |
陈士弘;吕函庭 |
分类号 |
G11C5/02(2006.01)I;H01L27/115(2006.01)I |
主分类号 |
G11C5/02(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
周国城 |
主权项 |
一种存储装置,其特征在于,包括:一集成电路衬底;半导体材料条纹的多个叠层,这些叠层延伸出该集成电路衬底,这些叠层为脊形且包括被绝缘材料分离为多个平面位置中不同的平面位置的至少二半导体材料条纹;多个字线,正交设置于这些叠层之上且具有与这些叠层共形的多个表面,以在这些叠层与这些字线的表面之间的多个交错点建立多个界面区的一三维阵列;多个存储元件,在这些界面区中,这些存储元件建立多个存储单元的一三维阵列可经由这些半导体材料条纹与这些字线存取,这些存储单元在多个位线结构与多个源极线结构之间设置成串;以及多个串选择栅结构,在同一平面位置中,不同的这些串选择栅结构耦合不同的这些半导体材料条纹的这些叠层至不同的多个串选择线,这些串选择栅结构耦合至这些半导体材料条纹的这些叠层的交替端,以使这些串选择栅结构耦合至这些半导体材料条纹的这些叠层的每隔一的一第一端,以及耦合至这些半导体材料条纹的这些叠层的每隔一的一第二端。 |
地址 |
中国台湾新竹科学工业园区力行路16号 |