发明名称 积体电路装置及其形成方法;ENGINEERED SOURCE/DRAIN REGION FOR N-TYPE MOSFET
摘要 本发明提供一种积体电路装置,包括:一半导体主体,其包括矽;一场效电晶体形成于前述半导体主体之上,前述场效电晶体包括一闸极、一源极区域、一汲极区域、以及一通道区域,前述通道区域具有一表面;前述源极区域以及前述汲极区域包括一第一层位于前述通道区域之前述表面下,前述第一层包括掺杂SiC,并具有一小于矽的晶格结构,以及一第二层位于前述第一层上方,前述第二层包括一磊晶生长之掺杂矽,其中前述第二层之一部分突出于前述通道区域之前述表面上;其中前述第二层具有一碳原子分数,其少于前述第一层之一半;以及其中前述第一层之一部分在前述通道区域之前述表面至少10 nm下。本发明另提供一种积体电路装置的形成方法。
申请公布号 TW201436229 申请公布日期 2014.09.16
申请号 TW102148623 申请日期 2013.12.27
申请人 台湾积体电路制造股份有限公司 发明人 吕伟元;舒丽丽;黄俊鸿;李启弘;陈志辉
分类号 H01L29/78(2006.01);H01L21/28(2006.01) 主分类号 H01L29/78(2006.01)
代理机构 代理人 <name>洪澄文</name><name>颜锦顺</name>
主权项
地址 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD. 新竹市新竹科学工业园区力行六路8号