非挥发性记忆体装置中用于多单元基板的整合抹除电压路径;INTEGRATED ERASE VOLTAGE PATH FOR MULTIPLE CELL SUBSTRATES IN NONVOLATILE MEMORY DEVICES

摘要

一种使用现有列解码电路之非挥发性记忆体装置,选择地提供总体抹除电压至至少一选择之记忆体方块以利抹除至少一选择之记忆体方块的所有非挥发性记忆体单元。更具体地,抹除电压耦接至至少一选择之记忆体方块之单元体或记忆体单元之基板,其中单元体与至少一其他记忆体方块中非挥发性记忆体单元之单元体电气隔离。藉由整合抹除电压路径与用以驱动选择之记忆体方块之列信号的现有列解码电路,提供抹除电压至至少一选择之记忆体方块不需额外解码逻辑或电路。