发明名称 堆叠式半导体结构及成型堆叠式半导体结构之方法;STACKED SEMICONDUCTOR STRUCTURE AND METHOD OF FORMING A STACKED SEMICONDUCTOR STRUCTURE
摘要 一种堆叠式半导体结构,包括一第一底材、一多层式内连线、复数个金属区段、复数个第一结合特征、一第二底材、一凹洞、一可移动结构及复数个第二结合特征。第一底材具有一电晶体。多层式内连线设置于电晶体上,并且电性连接于电晶体。金属区段设置于多层式内连线上。第一结合特征位于金属区段上。第二底材具有一前表面。凹洞从前表面延伸至第二底材中之一深度之中。可移动结构设置于第二底材之前表面上,并且悬浮于凹洞上。可移动结构具有一介电薄膜、复数个金属单元及一盖介电层。第二结合特征位于盖介电层上,并且电性连接于金属单元。
申请公布号 TW201436116 申请公布日期 2014.09.16
申请号 TW103102884 申请日期 2014.01.27
申请人 台湾积体电路制造股份有限公司 发明人 朱家骅;郑钧文
分类号 H01L23/02(2006.01);H01L23/52(2006.01) 主分类号 H01L23/02(2006.01)
代理机构 代理人 <name>洪澄文</name><name>颜锦顺</name>
主权项
地址 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD. 新竹市新竹科学工业园区力行六路8号