Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen

摘要

Die vorliegende Offenbarung sieht eine Ausführungsform eines Verfahrens zum Ausbilden eines Tunnel-Feldeffekttransistors (TFETs) vor. Das Verfahren umfasst das Ausbilden einer Halbleitermesa auf einem Halbleitersubstrat; das Anwenden einer ersten Implantation auf das Halbleitersubstrat und die Halbleitermesa, um einen Drain von einer ersten Art von Leitfähigkeit auszubilden; das Ausbilden einer ersten dielektrischen Schicht auf dem Halbleitersubstrat und Seitenwänden der Halbleitermesa; das Ausbilden eines Gatestapels auf der Seitenwand der Halbleitermesa und der ersten dielektrischen Schicht; das Ausbilden einer zweiten dielektrischen Schicht auf der ersten dielektrischen Schicht und dem Gatestapel; und das Ausbilden einer Source auf der Halbleitermesa, die eine zweite Art von Leitfähigkeit aufweist, die der ersten Art von Leitfähigkeit entgegengesetzt ist. Der Gatestapel umfasst ein Gate-Dielektrikum und eine Gate-Elektrode auf dem Gate-Dielektrikum. Die Source, der Drain und der Gatestapel sind konfiguriert, um den TFET zu bilden.