发明名称 |
半导体记忆装置 |
摘要 |
一种半导体记忆装置,其包含:一半导体基板;一具有交替堆叠之复数个导电层及复数个介电层的堆叠本体,该堆叠本体系提供于该半导体基板上;一半导体层,其系提供于穿过该堆叠本体形成之一孔里面,该半导体层在该等导电层及该等介电层之堆叠方向上延伸;及一电荷储存层,其系提供于该等导电层与该半导体层之间。在一包含复数个记忆字串之记忆单元阵列区域中之该堆叠本体藉由狭缝而被分成复数个区块,该等狭缝具有一掩埋于其中之夹层介电膜,该记忆字串包含在该堆叠方向上串联之与该等导电层一样多的记忆单元,该记忆单元包含该导电层、该半导体层及提供于该导电层与该半导体层之间的该电荷储存层,且该等区块之各个系由以一闭合图案形成之该等狭缝包围。 |
申请公布号 |
TWI452678 |
申请公布日期 |
2014.09.11 |
申请号 |
TW098132148 |
申请日期 |
2009.09.23 |
申请人 |
东芝股份有限公司 日本 |
发明人 |
田中启安;木藤大;胜又龙太;鬼头杰;小森阳介;石月惠;青地英明;福住嘉晃 |
分类号 |
H01L27/115;H01L29/792;H01L29/788 |
主分类号 |
H01L27/115 |
代理机构 |
|
代理人 |
陈长文 台北市松山区敦化北路201号7楼 |
主权项 |
一种半导体记忆装置,其包括:一半导体基板;一堆叠本体,其包含交替堆叠之复数个导电层及复数个介电层,该堆叠本体系提供于该半导体基板上;一半导体层,其系提供于穿过该堆叠本体形成之一孔里面,该半导体层在该等导电层及该等介电层之堆叠方向上延伸;及一电荷储存层,其系提供于该等导电层与该半导体层之间,在一包含复数个记忆字串之记忆单元阵列区域中之该堆叠本体藉由狭缝而被分成复数个区块,该等狭缝具有一掩埋于其中之夹层介电膜,该记忆字串包含在该堆叠方向上串联之与该等导电层一样多的记忆单元,每一记忆单元包含该导电层、该半导体层及提供于该导电层与该半导体层之间之该电荷储存层,且该等区块之各个系由在俯视中形成为闭合图案之该等狭缝所包围。 |
地址 |
日本 |