发明名称 |
浮点缩放处理器、方法、系统和指令 |
摘要 |
一方面的一种方法包括接收浮点缩放指令。浮点缩放指令指示包括一个或多个浮点数据元素的第一源、包括一个或多个相应浮点数据元素的第二源、以及目的地。响应于浮点缩放指令,将结果存储在目的地中。结果包括一个或多个相应结果浮点数据元素,每个结果浮点数据元素都包括第二源的相应浮点数据元素乘以第一源的一个或多个浮点数据元素的基数的代表第一源的相应浮点数据元素的整数次幂。公开了其它方法、装置、系统和指令。 |
申请公布号 |
CN104040484A |
申请公布日期 |
2014.09.10 |
申请号 |
CN201180076106.4 |
申请日期 |
2011.12.28 |
申请人 |
英特尔公司 |
发明人 |
C·S·安德森;A·格雷德斯廷;R·凡伦天;S·卢巴诺维奇;B·艾坦 |
分类号 |
G06F9/06(2006.01)I;G06F9/30(2006.01)I;G06F13/14(2006.01)I |
主分类号 |
G06F9/06(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
何焜 |
主权项 |
一种方法,包括:接收浮点缩放指令,所述浮点缩放指令指示包括一个或多个不必具有整数值的浮点数据元素的第一源,指示包括一个或多个相应浮点数据元素的第二源,并且指示目的地;以及响应于所述浮点缩放指令将结果存储在所述目的地中,所述结果包括一个或多个相应结果浮点数据元素,所述一个或多个结果浮点数据元素中的每一个都包括第二源的相应浮点数据元素乘以基数的代表第一源的相应浮点数据元素的整数次幂。 |
地址 |
美国加利福尼亚州 |