| 发明名称 | 电路基板 | ||
| 摘要 | 本发明提供一种能够抑制电子元器件从电路基板脱离的电路基板。层叠体(11)通过层叠由可挠性材料制成的多个绝缘体层(16)而构成。外部电极(12)设置在层叠体(11)的上表面。在该外部电极(12)上安装电子元器件。多个内部导体(20)从z轴方向俯视时，是与外部电极(12)重叠的多个内部导体(20)，在与外部电极(12)重叠的区域中，未通过过孔导体彼此连接。 | ||
| 申请公布号 | CN102369600B | 申请公布日期 | 2014.09.10 |
| 申请号 | CN201080015818.0 | 申请日期 | 2010.02.03 |
| 申请人 | 株式会社村田制作所 | 发明人 | 加藤登 |
| 分类号 | H01L23/12(2006.01)I;H01L23/14(2006.01)I;H05K3/46(2006.01)I | 主分类号 | H01L23/12(2006.01)I |
| 代理机构 | 上海专利商标事务所有限公司 31100 | 代理人 | 张鑫 |
| 主权项 | 一种电路基板，其特征在于，包括：层叠体，该层叠体通过层叠由可挠性材料制成的多个绝缘体层而构成，且具有可挠性；第一外部电极，该第一外部电极设置在所述层叠体的上表面，且用于与安装在所述层叠体的上表面的电子元器件进行连接；以及膜状导体，该膜状导体在所述第一外部电极的下侧设置，使得从层叠方向俯视时包含所述第一外部电极，且面积比所述第一外部电极大，所述膜状导体与所述绝缘体层之间不存在化学键，使得在所述膜状导体与所述第一外部电极重叠的区域中，所述膜状导体相对于配置在所述膜状导体与所述第一外部电极之间的所述绝缘体层可产生错位。 | ||
| 地址 | 日本京都府 | ||