| 摘要 |
Speicherschaltung (200; 300; 400; 415; 600; 800), umfassend: eine Vielzahl von Speicherelementpaaren (203; 303; 403; 603; 803), welche jeweils eingerichtet sind, eine Dateneinheit zu speichern, wobei die Speicherelementpaare (203; 303; 403; 603; 803) jeweils ein erstes Speicherelement (202; 302; 402; 602; 802) und ein zweites Speicherelement (204; 304; 404; 604; 804) umfassen, eine Paritätsbitvergleichslogik (205; 305; 805), welche eingerichtet ist, ein erstes Paritätsbit basierend auf in die Vielzahl von Speicherelementpaaren (203; 303; 403; 604; 804) geschriebenen Daten und ein in Echtzeit vorliegendes zweites Paritätsbit basierend auf aus zweiten Speicherelementen (204; 304; 404; 604; 804) gelesenen Daten zu berechnen, das erste Paritätsbit zu speichern und ein Steuersignal basierend auf einer Beziehung zwischen dem gespeicherten ersten Paritätsbit und dem in Echtzeit vorliegenden zweiten Paritätsbit zu erzeugen, welches einer oder mehreren Auswahlschaltungen (214; 314; 414; 814) bereitgestellt wird, wobei das Steuersignal bewirkt, dass die eine oder mehreren Auswahlschaltungen (214; 314; 414; 814) wahlweise Daten von einem zweiten Speicherelement (204; 304; 404; 604; 804) ausgeben, wenn die Beziehung angibt, dass in den zweiten Speicherelementen (204; 304; 404; 604; 804) kein Fehler vorliegt, oder aus einem ersten Speicherelement (202; 302; 402; 602; 802) ausgeben, wenn die Beziehung angibt, dass ein Fehler in den zweiten Speicherelementen (204; 304; 404; 604; 804) vorliegt. |
