嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法

摘要

本发明提供一种嵌入逻辑电路的分离栅极式快闪存储器的制作方法，比单独制作分离栅极式快闪存储器只需多进行一次多晶硅淀积、一次氧化硅淀积、一次蚀刻、一次流体材料覆盖四个步骤，利用了流体材料的流动性好的特点，可以填充凹槽，尤其是深的凹槽，避免在蚀刻过程中，蚀刻到需保护的区域。采用本发明提供的做法制作完成的嵌入逻辑电路的分离栅极式快闪存储器，将分离栅极式快闪存储器嵌入到高压晶体管与逻辑晶体管的外围电路中，可以在一块集成电路上制作分离栅极式快闪存储器、高压晶体管、逻辑晶体管；同时使得形成的分离栅极式快闪存储器、高压晶体管、逻辑晶体管的密度增大，运行速度更快，而且集成芯片更小，从而降低了每个集成芯片的成本。

主权项

一种嵌入逻辑电路的分离栅极式快闪存储器的制作方法，其特征在于，所述制作方法包括：提供半导体基底，所述半导体基底包括三个区域：用以形成分离栅极式快闪存储器的第一区域，用以形成高压晶体管的第二区域，用于形成逻辑晶体管的第三区域；在所述半导体基底上形成第一绝缘层；在第一区域的第一绝缘层上依次形成浮置栅极、第二绝缘层、控制栅极、硬掩模层，所述浮置栅极、第二绝缘层、控制栅极、硬掩模层侧面覆盖侧墙；在第二区域与第三区域的第一绝缘层及第一区域上淀积第一多晶硅层，所述第一多晶硅层的厚度为逻辑晶体管栅极所需厚度；在第一多晶硅层上淀积氧化硅层，所述氧化硅层厚度不小于逻辑晶体管栅极所需厚度；保留第三区域上的氧化硅层，去除掉第一区域与第二区域的氧化硅层；在所述第一多晶硅层及氧化硅层上淀积第二多晶硅层，所述第二多晶硅层厚度为高压晶体管栅极所需厚度与逻辑晶体管栅极所需厚度的差值；在所述第二多晶硅层上形成流体材料层；采用光刻胶保护第二区域的第二多晶硅层，利用干法刻蚀至暴露出硬掩模层；去除光刻胶残留物及流体材料残留物及第三区域的第一多晶硅层上的氧化硅层；蚀刻形成分离栅极式快闪存储器的字线栅、高压晶体管所需的栅极及逻辑晶体管所需的栅极。