发明名称 互连结构的制造方法
摘要 一种互连结构的制造方法,包括:提供插塞;在所述插塞上依次形成阻挡层、低K介质层、硬掩膜低K介质层、氧化层、硬掩膜层和光刻胶层;图形化所述光刻胶层,形成光刻胶图形;以所述光刻胶图形为掩膜蚀刻所述硬掩膜层,形成位于硬掩膜层中、且位于插塞上的开口;去除光刻胶图形,依次蚀刻所述开口露出的氧化层、硬掩膜低K介质层、低K介质层,直至露出所述阻挡层;去除所述硬掩膜层,所述去除工艺相对于氧化层和硬掩膜低K介质层,对硬掩膜层具有较大的选择比;进行清洗;向所述开口中填充导电材料。本发明提供的互连结构的制造方法可提高良率。
申请公布号 CN102487036B 申请公布日期 2014.09.03
申请号 CN201010569402.5 申请日期 2010.12.01
申请人 中芯国际集成电路制造(北京)有限公司 发明人 周鸣
分类号 H01L21/768(2006.01)I 主分类号 H01L21/768(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 骆苏华
主权项 一种互连结构的制造方法,其特征在于,包括:提供插塞;在所述插塞上依次形成阻挡层、低K介质层、硬掩膜低K介质层、氧化层、硬掩膜层和光刻胶层;图形化所述光刻胶层,形成光刻胶图形;以所述光刻胶图形为掩膜蚀刻所述硬掩膜层,形成位于硬掩膜层中、且位于插塞上的开口;去除光刻胶图形,依次蚀刻所述开口露出的氧化层、硬掩膜低K介质层、低K介质层,直至露出所述阻挡层;去除所述硬掩膜层,所述去除工艺相对于氧化层和硬掩膜低K介质层,对硬掩膜层具有较大的选择比;向所述开口中填充导电材料;其中,所述硬掩膜的材料为氮化钛,所述氧化层的材料为正硅酸乙酯,所述去除所述硬掩膜层的步骤包括:通过氯气等离子体去除所述硬掩膜层。
地址 100176 北京市大兴区经济技术开发区文昌大道18号