具有共享电阻器串的数/模转换器

摘要

本发明揭示一种包含解码器及分辨率电路(103)的数/模转换器DAC。所述电路(103)具有多个电阻器(R-1到R-(M+2N))、第一组开关(SA-1到SA-(N+M))及第二组开关(SB-1到SB-(N+M))。所述电阻器布置成具有多个列及多个行的阵列，其中电阻器的数目为列数目及行数目中的至少一者的整数倍。所述电阻器以跳跃K型式耦合在一起以形成电阻器串(105)。来自所述第一及第二组开关的每一开关耦合到所述电阻器串，且所述第一及第二组开关各自布置成序列且彼此偏移一偏移值。所述第一及第二组开关还沿所述阵列的外围布置，使得来自所述第一组开关的每一开关位于接近于与其在来自所述第二组开关的所述序列中的对应开关相同的行或相同的列处且与所述行或所述列相关联。

主权项

一种设备，其包括：多个电阻器，其布置成具有多个列及多个行的阵列，且其中所述多个电阻器以跳跃K型式耦合在一起以形成电阻器串；第一组开关，其中来自所述第一组开关的每一开关耦合到所述电阻器串；及第二组开关，其中来自所述第二组开关的每一开关耦合到所述电阻器串，且其中所述第一及第二组开关各自布置成序列且彼此偏移一偏移值，且其中所述第一及第二组开关沿所述阵列的外围布置，使得来自所述第一组开关的每一开关位于接近于与其在来自所述第二组开关的所述序列中的对应开关相同的行或相同的列处且与所述行或所述列相关联，且其中电阻器的数目为以下各项中的至少一者：列数目及行数目中的至少一者的整数倍；或所述偏移值的分数。