传输数据可靠的BCH编码及解码电路

摘要

本实用新型涉及一种传输数据可靠的BCH编码及解码电路,包括：对输入信号进行编码的编码单元，用于对编码信号进行解码的解码单元，串行转并行模块；所述编码单元包括：与输入信号相连的编码输入存储器，与该编码输入存储器相连的BCH编码器，与该BCH编码器相连的编码输出存储器；所述编码输出存储器与串行转并行模块相连；所述解码单元包括：与所述串行转并行模块相连的BCH解码器，与该BCH解码器相连的解码输出存储器；分别与所述BCH编码器、BCH解码器相连的用于选择BCH码型的控制器。本实用新型通过的编码、解码单元中的相应电路模块实现了BCH的编码和解码的功能，其具有结构简单、可靠性好、成本低的特点。

主权项

一种传输数据可靠的BCH编码及解码电路,其特征在于包括：对输入信号进行编码的编码单元，用于对编码信号进行解码的解码单元，串行转并行模块；所述编码单元包括：与输入信号相连的编码输入存储器，与该编码输入存储器相连的BCH编码器，与该BCH编码器相连的编码输出存储器；所述编码输出存储器与串行转并行模块相连； 所述解码单元包括：与所述串行转并行模块相连的BCH解码器，与该BCH解码器相连的解码输出存储器；分别与所述BCH编码器、BCH解码器相连的用于选择BCH码型的控制器；所述控制器包括:时序控制电路，与该时序控制电路相连的编码/解码驱动电路，该编码/解码驱动电路分别与所述BCH编码器、BCH解码器相连；所述BCH编码器、BCH解码器采用EP4CE15F17C8N芯片；所述编码输入存储器、编码输出存储器、解码输出存储器采用SDRAM。