分压电路以及半导体装置

摘要

本发明提供分压电路以及半导体装置，其检测精度优良，并缩小了电路规模和芯片尺寸。分压电路构成为具有：第1电阻电路，其按照二进制码对电阻值进行加权而形成；第2电阻电路，其按照相同的二进制码对电阻值进行加权而形成；第3电阻电路，其具有第3电阻，该第3电阻按照相同的二进制码对电阻值进行了加权，且加权的位数最大，利用两个传输门择一地将第3电阻的两端中的任意一端与输出端子连接。

主权项

一种分压电路，该分压电路具有：第1电阻电路，其具有串联连接多个电阻的第1电阻组，所述第1电阻组的这多个电阻分别与所述第1电阻电路的选择电路并联连接，所述第1电阻组是按照二进制码分别对电阻值进行加权而形成的；第2电阻电路，其具有串联连接多个电阻的第2电阻组，所述第2电阻组的这多个电阻分别与所述第2电阻电路的选择电路并联连接，所述第2电阻组是按照与所述第1电阻组相同的二进制码分别对电阻值进行加权而形成的；以及第3电阻电路，其串联连接在所述第1电阻电路与第2电阻电路之间，从输出端子输出分压电压，所述第1电阻电路的选择电路和所述第2电阻电路的选择电路以使所述第1电阻电路与所述第2电阻电路的合成电阻值恒定的方式进行选择，该分压电路的特征在于，所述第3电阻电路具有：第3电阻；第1传输门，其设置在所述第3电阻和所述第1电阻电路的连接部与输出端子之间；以及第2传输门，其设置在所述第3电阻和所述第2电阻电路的连接部与输出端子之间，所述第3电阻按照与所述第1电阻组和所述第2电阻组相同的二进制码对电阻值进行了加权，且加权的位数最大，择一地选择所述第1传输门和所述第2传输门。