在记忆体控制器中之资料完整性及方法

摘要

本发明包含用于记忆体控制器中之资料完整性之方法、装置及系统。一项记忆体控制器实施例包含一主机介面及耦合至该主机介面之第一错误侦测电路。该记忆体控制器可包含一记忆体介面及耦合至该记忆体介面之第二错误侦测电路。该第一错误侦测电路可经组态以针对自该主机介面接收之资料计算错误侦测资料并检查传输至该主机介面之资料之完整性。该第二错误侦测电路可经组态以针对传输至该记忆体介面之资料及第一错误校正资料计算错误校正资料并检查自该记忆体介面接收之资料及第一错误校正资料之完整性。

主权项

一种记忆体控制器，其包括：一主机介面；第一错误侦测电路，其耦合至该主机介面；一记忆体介面；及第二错误侦测电路，其耦合至该记忆体介面；其中该第一错误侦测电路经组态以：针对自该主机介面接收之资料计算错误侦测资料；及检查传输至该主机介面之资料之完整性；且其中该第二错误侦测电路经组态以：针对传输至该记忆体介面之资料及第一错误校正资料计算错误校正资料；及检查自该记忆体介面接收之资料及第一错误校正资料之完整性。