发明名称 一种多路时间统一的方法及装置
摘要 本发明涉及时统系统技术领域,公开一种多路时间统一的方法及装置,所述方法采用的装置为多路IRIG-B(DC)时统信号的转发与重生装置,装置中控制器的单片计算机上位计算机接口与上位计算机相连,GPS接收机接口与GPS接收机相连,GPS接收模块接口与GPS接收模块接口相连,IRIG-B(DC)码接口与IRIG-B(DC)码装置相连,数据端接口与操作及状态显示装置相连,输出端接口与多路IRIG-B(DC)码差分电路相连。本发明能够多时间源输入,接收多种时间源信息,然后再转换成多路IRIG-B(DC)码时统信号的转发、产生与输出,同时提供给多个时统用户使用,完成时间统一。
申请公布号 CN104009816A 申请公布日期 2014.08.27
申请号 CN201410188357.7 申请日期 2014.05.07
申请人 中国人民解放军63892部队 发明人 马孝尊;贺金龙;何勇刚;高军山;杜震;冯海兵;申磊
分类号 H04J3/06(2006.01)I 主分类号 H04J3/06(2006.01)I
代理机构 洛阳市凯旋专利事务所 41112 代理人 陆君
主权项 一种多路时间统一的装置,为多路IRIG‑B(DC)时统信号的转发与重生装置,其特征是:包括:多路IRIG‑B(DC)码差分电路、控制器、操作及状态显示装置,所述控制器为单片计算机,单片计算机上设置的上位计算机接口通过信号线与上位计算机相连,单片计算机上设置的GPS接收机接口通过信号线与GPS接收机相连,单片计算机上设置的GPS接收模块接口通过信号线与GPS接收模块接口相连,单片计算机上设置的IRIG‑B(DC)码接口通过信号线与IRIG‑B(DC)码装置相连,单片计算机的数据端通过数据线与操作及状态显示装置相连,单片计算机的输出端通过电缆与多路IRIG‑B(DC)码差分电路相连。
地址 471003 河南省洛阳市085信箱09号