发明名称 |
用于栅极凹进晶体管的III-N材料结构 |
摘要 |
具有凹进栅极的III-N晶体管。外延叠置体包括掺杂III-N源极/漏极层和设置在源极/漏极层与III-N沟道层之间的III-N蚀刻停止层。一种蚀刻工艺,例如,利用光化学氧化,选择性地蚀刻在蚀刻停止层之上的源极/漏极层。在蚀刻停止层之上设置栅电极以形成凹进栅极III-N HEMT。可以利用在氧化蚀刻停止层之上的栅电极氧化蚀刻停止层的至少一部分以用于包括III-N氧化物的凹进栅极III-N MOS-HEMT。可以在氧化蚀刻停止层之上形成高k电介质,使栅电极在该高k电介质之上以形成具有复合栅极电介质叠置体的凹进栅极III-N MOS-HEMT。 |
申请公布号 |
CN104011867A |
申请公布日期 |
2014.08.27 |
申请号 |
CN201180075770.7 |
申请日期 |
2011.12.23 |
申请人 |
英特尔公司 |
发明人 |
H·W·田;M·拉多萨夫列维奇;U·沙阿;N·慕克吉;R·皮拉里塞泰;B·舒-金;J·卡瓦列罗斯;R·周 |
分类号 |
H01L29/772(2006.01)I;H01L21/335(2006.01)I |
主分类号 |
H01L29/772(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
韩宏;陈松涛 |
主权项 |
一种III‑N晶体管,包括:设置在衬底之上的III‑N半导体沟道层;设置在所述沟道层之上的III‑N半导体势垒层,所述势垒层的带隙大于所述沟道层的带隙;设置在所述势垒层之上的III‑N半导体蚀刻停止层,所述蚀刻停止层包括所述势垒层没有的原子种类;设置在所述蚀刻停止层的第一部分之上的栅电极;以及设置在所述栅电极的相对侧上的III‑N半导体源极区和III‑N半导体漏极区,所述源极区和所述漏极区各自具有设置在所述蚀刻停止层的第二部分之上的重n掺杂III‑N半导体层。 |
地址 |
美国加利福尼亚 |