发明名称 薄膜积体电路制造方法
摘要 本发明的目的是防止薄膜积体电路在被转移至基部材料的期间剥落。藉由本发明的制造方法,在基底表面上选择性地形成分隔层;如此,形成设有分隔层的第一区及未设有分隔层的第二区。在分隔层上形成薄膜积体电路。然后,形成用于曝露分隔层的开口部份,将蚀刻剂导入开口部份中以移除分隔层。如此,在设有分隔层的区域中产生空间,但在未设有分隔层的区域中未产生空间。因此,藉由设置之后不会产生空间的区域,即使在分隔层被移除之后,仍能防止薄膜积体电路剥离。
申请公布号 TWI450386 申请公布日期 2014.08.21
申请号 TW094121015 申请日期 2005.06.23
申请人 半导体能源研究所股份有限公司 日本 发明人 鹤目卓也;大力浩二
分类号 H01L27/12;H01L21/76;H01L29/786 主分类号 H01L27/12
代理机构 代理人 林志刚 台北市中山区南京东路2段125号7楼
主权项 一种薄膜积体电路制造方法,包括:在具有绝缘表面的基底上之第一区与第二区中形成分隔层;移除第二区中的该分隔层;在第一区及第二区中形成绝缘膜;在第一区中的该绝缘膜上,形成多个元件及作为天线的导电层;形成开口部份,在该开口部份中,该分隔层会于第一区中曝露;及藉由导入蚀刻剂至该开口部份中,以移除该分隔层。
地址 日本
您可能感兴趣的专利