发明名称 |
串流上下文的快取记忆体系统 |
摘要 |
一种串流上下文(stream context)的快取记忆体系统,其主要包含快取记忆体(cache)及映射表(mapping table)。其中,快取记忆体储存复数个串流上下文,而映射表则储存串流上下文位于系统记忆体中的相应位址。藉此,根据映射表之内容,如果串流上下文已事先读取并储存于快取记忆体中,则主机(host)即可直接从快取记忆体取得串流上下文,不需再从系统记忆体来读取。 |
申请公布号 |
TWI450092 |
申请公布日期 |
2014.08.21 |
申请号 |
TW098139155 |
申请日期 |
2009.11.18 |
申请人 |
威盛电子股份有限公司 新北市新店区中正路533号8楼 |
发明人 |
郭秀丽;赖瑾;惠志强;秦双双 |
分类号 |
G06F12/08 |
主分类号 |
G06F12/08 |
代理机构 |
|
代理人 |
陈达仁 台北市中山区长春路156号5楼 |
主权项 |
一种串流上下文(stream context)的快取记忆体系统,包含:一快取记忆体(cache),用以储存复数个串流上下文,其中该复数个串流上下文用以指向复数个传送请求区块(transfer request block);一映射表(mapping table),用以储存该复数个串流上下文位于一系统记忆体中的相应位址;及一读取控制(stream context read control)单元,用以根据该映射表之内容以判断该复数个串流上下文中之一串流上下文是否储存于该快取记忆体中;藉此,如果该串流上下文已储存于该快取记忆体中,则该读取控制单元即可直接从该快取记忆体取得该串流上下文,不需再从该系统记忆体来读取,并将该串流上下文置入一汇流排项目(BI)。 |
地址 |
新北市新店区中正路533号8楼 |