发明名称 |
积体电路结构的形成方法 |
摘要 |
本发明一实施例提供一种积体电路结构的形成方法,包括:提供一半导体晶圆,包括一第一刻痕,自该半导体晶圆之一边缘延伸进入该半导体晶圆;以及将一承载晶圆设置于该半导体晶圆之上,其中该承载晶圆包括一第二刻痕,位于该承载晶圆之中,且其中将该承载晶圆之设置步骤包括使至少一部分的该第一刻痕与至少一部分的该第二刻痕重叠。 |
申请公布号 |
TWI450363 |
申请公布日期 |
2014.08.21 |
申请号 |
TW099119021 |
申请日期 |
2010.06.11 |
申请人 |
台湾积体电路制造股份有限公司 新竹市新竹科学工业园区力行六路8号 |
发明人 |
黄宏麟;萧景文;许国经;陈承先 |
分类号 |
H01L21/768 |
主分类号 |
H01L21/768 |
代理机构 |
|
代理人 |
洪澄文 台北市南港区三重路19之6号2楼;颜锦顺 台北市南港区三重路19之6号2楼 |
主权项 |
一种积体电路结构的形成方法,包括:提供一半导体晶圆,包括一第一刻痕,自该半导体晶圆之一边缘延伸进入该半导体晶圆,其中该半导体晶圆包括一穿半导体导电插塞,延伸进入该半导体晶圆;将一承载晶圆设置于该半导体晶圆之上,其中该承载晶圆包括一第二刻痕,位于该承载晶圆之中,且其中将该承载晶圆之设置步骤包括使至少一部分的该第一刻痕与至少一部分的该第二刻痕重叠;在设置该承载晶圆之步骤之后,研磨该半导体晶圆之一背面以露出该穿半导体导电插塞;以及于该半导体晶圆之该背面上沉积一导电层,该导电层电性连接该穿半导体导电插塞。 |
地址 |
新竹市新竹科学工业园区力行六路8号 |