模拟数字转换装置

摘要

本发明的模拟数字转换装置涉及模拟数字转换技术领域，该装置包括一个模拟输入引脚(AIN1)、n+1个运算放大器(U0，U1......Un)、一个精密基准源(UF)、n+1个50Ω精密电阻(R1，R2......Rn，R(n+1))、具有n个输入与输出引脚的电平转换器(UC)、具备n个数字输入引脚和16个数字输出引脚以及1个逻辑片选输入引脚的复杂可编程逻辑阵列(UP)；其中，n为自然数。本发明不需要模拟数字转换IC，整个转换电路的输出速率只由运算放大器、电平转换器、复杂可编程逻辑阵列的最大传输延时决定，大大提高模拟数字转换装置的传输速度。

主权项

模拟数字转换装置，其特征在于，该装置包括一个模拟输入引脚(AIN1)、n+1个运算放大器(U0，U1……Un)、一个精密基准源(UF)、n+1个50Ω精密电阻(R1，R2……R(n+1))、具有n个输入与输出引脚的电平转换器(UC)、具备n个数字输入引脚和16个数字输出引脚以及1个逻辑片选输入引脚的复杂可编程逻辑阵列(UP)；其中，n为自然数；上述模拟输入引脚(AIN1)与第一个运算放大器(U0)相连，其用于接收一模拟输入电压；上述第一个运算放大器(U0)与上述模拟输入引脚(AIN1)组成电压跟随器，其用于加强上述模拟输入电压的驱动电流，经过第一个运算放大器(U0)后的输出信号由输出引脚(AIN2)输出；输出引脚(AIN2)分别与运算放大器(U1，U2……Un)的差动输入正端相连，运算放大器(U1，U2……Un)利用运算放大器的开环正反馈特性实现比较器阵列的功能；上述精密基准源(UF)与串联的n+1个50Ω精密电阻(R1，R2……R(n+1))相并联，其用于为串联的n+1个50Ω精密电阻相对于接地点提供电压参考点，使电阻两两相接处产生依次线性减小的电压值；上述串联的n+1个50Ω精密电阻(R1，R2……R(n+1))的两两相接处对应与运算放大器(U1，U2……Un)的差动输入负端(VREF1，VREF2……VREFn)相连，其用于为运算放大器(U1，U2……Un)组成的比较器组提供电压参考值，每个比较器的参考电压VREFx的计算公式为：VREFx＝VREF×(n+1‑x)/(n+1)，其中x的取值范围为0≤x≤n+1；上述电平转换器(UC)的n个输入引脚(BIT1，BIT2……BITn)对应与运算放大器(U1，U2……Un)的输出端相连，其用于将运算放大器(U1，U2……Un)的输出正负电压转换成复杂可编程逻辑阵列(UP)可接收的0～3.3v电压信号(bit1，bit2……bitn)；上述复杂可编程逻辑阵列(UP)的n个数字输入引脚对应与电平转换器(UC)的n个输出引脚相连，其用于将接收的电压信号(bit1，bit2……bitn)编码成16位二进制码输出到16个输出引脚(D0，D1……D15)上。