发明名称 |
确定集成电路的接口时序的方法与其相关的机器可读媒体 |
摘要 |
一种确定集成电路的接口时序的方法与其相关的机器可读媒体,该方法包含有:载入该集成电路的一电路设计档案与一时序限制档案,并依据该电路设计档案与该时序限制档案来确定出该电路设计档案的一第一接口端口;确定出该第一接口端口与该电路设计档案内的一特定电路元件之间的一第一传输路径与该第一传输路径上的一负载;依据该第一传输路径与该第一传输路径上的该负载来产生一接口电路档案;以及依据该接口电路档案来计算出该第一传输路径的一第一信号传输时间。 |
申请公布号 |
CN103996408A |
申请公布日期 |
2014.08.20 |
申请号 |
CN201310056263.X |
申请日期 |
2013.02.20 |
申请人 |
瑞昱半导体股份有限公司 |
发明人 |
余美俪;王鼎雄;罗幼岚;高淑怡 |
分类号 |
G11C7/10(2006.01)I |
主分类号 |
G11C7/10(2006.01)I |
代理机构 |
北京康信知识产权代理有限责任公司 11240 |
代理人 |
余刚;李静 |
主权项 |
一种确定一集成电路的一接口时序的方法,包含有:载入所述集成电路的一电路设计档案与一时序限制档案,并依据所述电路设计档案与所述时序限制档案来确定出所述电路设计档案的一第一接口端口;确定出所述第一接口端口与所述电路设计档案内的一特定电路元件之间的一第一传输路径与所述第一传输路径上的一负载;依据所述第一传输路径与所述第一传输路径上的所述负载来产生一接口电路档案;以及依据所述接口电路档案来计算出所述第一传输路径的一第一信号传输时间。 |
地址 |
中国台湾 |