发明名称 |
半导体装置及其制造方法 |
摘要 |
本发明提供一种能使用沟槽充填法来改善Eoff和关断dV/dt之间的权衡(trade-off)关系的低成本半导体装置及其制造方法。利用沟槽充填法来形成超接合即并列pn层(20),在其上部的n型半导体层(2)(n型柱)中利用离子注入法来形成高浓度n型半导体区域(11),从而与利用外延层形成高浓度n型半导体层的情况相比,能改善Eoff和关断dV/dt之间的权衡关系。由于无需再如现有的利用多级外延法来形成超接合的情况那样、重复冗长的工序,因而能缩短工序并降低成本。 |
申请公布号 |
CN103996712A |
申请公布日期 |
2014.08.20 |
申请号 |
CN201410052003.X |
申请日期 |
2014.02.14 |
申请人 |
富士电机株式会社 |
发明人 |
北村睦美;山田三千矢;藤平龙彦 |
分类号 |
H01L29/78(2006.01)I;H01L21/336(2006.01)I;H01L29/06(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
张鑫 |
主权项 |
一种半导体装置,该半导体装置具有超接合结构,其包括:多个沟槽,该多个沟槽配置于配置在第一导电型半导体基板上的第一导电型半导体层中;第二导电型半导体层,该第二导电型半导体层充填该沟槽;及并列pn层,该并列pn层中,所述第一导电型半导体层与所述第二导电型半导体层在与所述半导体基板的表面平行的水平方向上交替地进行配置,所述第二导电型半导体层和所述第一导电型半导体层相接,所述半导体装置的特征在于,在所述第一导电型半导体层的上部,存在比该第一导电型半导体层的下部的杂质浓度要高、且与所述第二导电型半导体层相接的高浓度第一导电型半导体区域,在所述高浓度第一导电型半导体区域的与所述半导体基板的表面平行的方向上,所述高浓度第一导电型半导体区域的杂质浓度在与所述第二导电型半导体层接触的一侧要高于中央侧,所述高浓度第一导电型半导体区域的平均厚度为从所述第一导电型半导体层的表面起到所述第二导电型半导体层的底面为止的距离的1/2以下。 |
地址 |
日本神奈川县 |