PMOS器件漏电测量方法

摘要

一种PMOS器件漏电测量方法，包括：将形成有CMOS器件的晶圆放在测试托盘上，其中CMOS器件包括形成在同一衬底上的成对的PMOS器件和NMOS器件；而且，PMOS器件包括形成在衬底中的N阱中的P型漏极、P型源极以及N型体区接触区，NMOS器件包括形成在衬底中的P阱中的N型漏极、N型源极以及P型体区接触区；N阱与P阱通过隔离区电隔离；以及在对NMOS器件的接触区施加与N型体区接触区上的电压相同的电压的情况下对PMOS器件执行漏电测量。本发明提供了一种PMOS器件漏电测量方法，其能够在不改变现有CMOS器件的布局的状况下，解决测试中出现的PMOS关闭状态漏电偏大的情况，提升器件的利用效率，从而减少布局占用面积，达到降低成本的目的。

主权项

一种PMOS器件漏电测量方法，其特征在于包括：将形成有CMOS器件的晶圆放在测试托盘上，其中CMOS器件包括形成在同一衬底上的成对的PMOS器件和NMOS器件；而且，PMOS器件包括形成在衬底中的N阱中的P型漏极、P型源极以及N型体区接触区，NMOS器件包括形成在衬底中的P阱中的N型漏极、N型源极以及P型体区接触区；N阱与P阱通过隔离区电隔离；以及在对NMOS器件的接触区施加与N型体区接触区上的电压相同的电压的情况下对PMOS器件执行漏电测量。