一种并行异步存储器及其数据读取方法

摘要

本申请提供了一种并行异步存储器及其数据读取方法，其中，一种并行异步存储器设置有冗余单元，并且还包括：冗余寄存器，用于记录存储器阵列出错的地址和数据位信息；比较电路，用于在判定为采用正常读操作normal read读取数据时，比较当次读取地址中的高位地址，以及，冗余寄存器中记录的存储器阵列出错的地址中的高位地址是否一致；若是，则触发译码电路；译码电路，用于确定所述存储器阵列出错的地址中，出错的低位地址和数据位信息；读出电路，用于从当次读取地址中读出数据；替换电路，用于根据所述出错的低位地址和数据位信息，对所述读出数据中相应地址和数据位上的数据，用冗余数据进行替换，形成新的读出数据；寄存器，用于锁存所述新的读出数据。本申请可以提高并行异步存储器page read的速度，同时不影响并行异步存储器normal read的速度。

主权项

一种并行异步存储器，其特征在于，所述并行异步存储器中设置有冗余单元，并且还包括：冗余寄存器，用于记录存储器阵列出错的地址和数据位信息；比较电路，用于在判定为采用正常读操作normal read读取数据时，比较当次读取地址中的高位地址，以及，冗余寄存器中记录的存储器阵列出错的地址中的高位地址是否一致；若是，则触发译码电路；译码电路，用于确定所述存储器阵列出错的地址中，出错的低位地址和数据位信息；读出电路，用于从当次读取地址中读出数据；替换电路，用于根据所述出错的低位地址和数据位信息，对所述读出数据中相应地址和数据位上的数据，用冗余数据进行替换，形成新的读出数据；寄存器，用于锁存所述新的读出数据；输出电路，用于在判定为采用页读操作page read读取数据时，根据当次读取地址中的低位地址产生数据选择信号，从所述锁存的新读出数据中选择并输出相应位数的数据。