发明名称 |
已分配的拼贴快取;DISTRIBUTED TILED CACHING |
摘要 |
本发明的一个具体实施例揭示一种设置成实施已分配的快取拼贴之图形子系统。该图形子系统包含一或多个世界空间管线、一或多个萤幕空间管线、一或多个拼贴单元以及一交叉开关单元。每一世界空间管线都在不同处理实体内实施,并且耦合至不同的拼贴单元。每一萤幕空间管线都在不同处理实体内实施,并且耦合至该交叉开关单元。该等拼贴单元设置成接收来自该世界空间管线的图元、根据该等图元产生快取拼贴批次以及将该等图元传输至该萤幕空间管线。该所揭示方式的一项优点为在一高并行拼贴架构内以应用程式编辑介面顺序处理该等图元。另一项优点为以快取拼贴顺序处理该等图元,这样减少记忆体频宽消耗并且改善快取记忆体利用率。 |
申请公布号 |
TW201432609 |
申请公布日期 |
2014.08.16 |
申请号 |
TW102138732 |
申请日期 |
2013.10.25 |
申请人 |
辉达公司 |
发明人 |
哈古拉 齐亚德S;艾莉森 辛西亚 安 艾吉沃斯;柯克蓝 戴尔L;斯坦纳 华特R |
分类号 |
G06T1/20(2006.01);G06T15/00(2011.01) |
主分类号 |
G06T1/20(2006.01) |
代理机构 |
|
代理人 |
<name>蔡滨阳</name> |
主权项 |
|
地址 |
NVIDIA CORPORATION 美国 |