发明名称 |
一种形成双应力层氮化硅薄膜的方法 |
摘要 |
本发明给出了一种形成双应力层氮化硅薄膜的方法。形成双应力层氮化硅薄膜时需要对N/PMOS进行选择性的蚀刻,因此需要在沉积氮化硅薄膜之前分别沉积一定厚度的二氧化硅缓冲层,该二氧化硅缓冲层虽然厚度较薄,应力也较低,但是由于其离栅极最近,其对器件的运算速度也有一定程度的影响。本发明将高拉应力氮化硅层的沉积分为三部分,其中第一和第三部分在沉积过程中掺入一定的杂质,具有掺杂层的高应力氮化硅层可以替代二氧化硅缓冲层,从而不需要额外的沉积步骤,优化了工艺以,减小成本,同时由于在NMOS区域上面不会有二氧化硅缓冲层对栅极的影响,能够改善器件性能。 |
申请公布号 |
CN102623409B |
申请公布日期 |
2014.08.13 |
申请号 |
CN201210113716.3 |
申请日期 |
2012.04.17 |
申请人 |
上海华力微电子有限公司 |
发明人 |
徐强 |
分类号 |
H01L21/8238(2006.01)I;H01L21/318(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
上海思微知识产权代理事务所(普通合伙) 31237 |
代理人 |
陆花 |
主权项 |
一种形成双应力层氮化硅薄膜的方法,其特征在于,所述方法包括下列步骤:提供具有N/PMOS晶体管的衬底;在所述结构上沉积具有高拉应力的第一氮化硅应力层,所述第一氮化硅应力层包括:两层掺杂一定杂质元素的氮化硅薄膜以及所述两层薄膜之间的不掺杂的氮化硅薄膜;对PMOS区域进行光刻以及蚀刻,去除该区域的第一氮化硅应力层;在所述结构上沉积具有高压应力的第二氮化硅应力层;对NMOS区域进行光刻以及蚀刻,去除该区域的第二氮化硅应力层。 |
地址 |
201203 上海市浦东新区张江高科技园区高斯路497号 |