发明名称 电子器件的制造方法
摘要 本发明提供一种电子器件的制造方法,能够抑制在切割母层叠体时层叠体发生歪扭。在电子器件的制造方法中,电子器件具备:层叠体(12),其通过层叠长方形状的多个绝缘体层而构成,并且具有通过多个绝缘体层的第一边相连而构成的安装面;电路元件,其设置于层叠体(12)内;以及外部导体,其与该电路元件电连接,并且朝长边引出。在切割工序中,在沿切割线(CL3)切割母层叠体(112)之前,沿朝Z轴方向延伸的切割线(CL2)切割母层叠体(112),切割线(CL3)朝x轴方向延伸并且组合导体(114)排列于切割线(CL3)。
申请公布号 CN103985532A 申请公布日期 2014.08.13
申请号 CN201310726953.1 申请日期 2013.12.25
申请人 株式会社村田制作所 发明人 世古笃史
分类号 H01F41/00(2006.01)I;H01F17/00(2006.01)I 主分类号 H01F41/00(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 李洋;舒艳君
主权项 一种电子器件的制造方法,所述电子器件具备:层叠体,该层叠体通过层叠长方形状的多个绝缘体层而构成,并且具有通过所述多个绝缘体层的第一边相连而构成的安装面;电路元件,该电路元件设置于该层叠体内;以及外部导体,该外部导体与该电路元件电连接,并且朝所述第一边引出,所述电子器件的制造方法的特征在于,具备:层叠体制作工序,在该层叠体制作工序中,获得当从层叠方向俯视观察时多个所述层叠体以由第一方向和与该第一方向正交的第二方向构成的矩阵状排列的母层叠体;以及切割工序,在该切割工序中,将所述母层叠体切割成多个所述层叠体,在所述层叠体制作工序中,获得在所述第一方向上相邻的两个层叠体的所述外部导体连结并且设置于所述两个层叠体的各电路元件处于互相点对称的关系的所述母层叠体,在所述切割工序中,在沿第一切割线切割所述母层叠体之前,沿朝所述第一方向延伸的第二切割线切割该母层叠体,所述第一切割线朝所述第二方向延伸并且所述外部导体排列于所述第一切割线。
地址 日本京都府