| 主权项 |
一种提高SOC芯片读写速度的方法，其特征在于在灵敏放大器电路的输入端口和输出端口之间增加隔离电路和增益电路，对输出端口短路电流进行泄放，减小全摆幅电容的影响，从而提高了电路灵敏度，缩短了数据读写延迟时间，使灵敏放大器电路快速的进入工作状态从而提高SOC芯片读写的速度，其中：1)灵敏放大器电路包括PMOS管Pl管、P2管和NMOS管Nl管、N2管、N3管、N4管、N5管、N6管；其中：Pl管、P2管的源极和N5管的栅极并接电源VCC，Pl、P2管的栅极分别接N3管、N4管的栅极，Pl管、P2管的漏极分别接Nl管、N2管的源极，Nl管、N2管的漏极分别接N3管、N4管的源极，N3管、N4管的漏极分别接N5管、N6管的源极，N5管、N6管的漏极接地，N6管的栅极接隔离电路，Pl管、N3管的栅极并接隔离电路和增益电路，P2管、N4管的栅极并接隔离电路，Nl管的栅极接BL，N2管的栅极接NBL, P2管的栅极与N4管的栅极相交于M1结点，Pl管的栅与N3管的栅极相交于M2结点；2)隔离电路，隔离电路包括反相器IC和PMOS管P3，NMOS管N7管；其中：P3管、N7管的漏极并接灵敏放大器电路中P2管、N4管的栅极，P3管、N7管的源极并接灵敏放大器电路中Pl管、N3管的栅极，P3管的栅极接灵敏放大器电路中N6管的栅极，N7管串接反相器IC的输出端口和输入端口后，并接到使能信号SA和增益电路中P5管的栅极；3)增益电路包括PMOS管P4管、P5管，NMOS管N8管；其中：P5管的栅极接使能信号SA，P5管的源极连接读写数据输出DATA，P5管的漏极并接P4、N8管的栅极和灵敏放大器电路中Pl管、N3管的栅极，P4管的漏极和N8管的源极并接读写数据输出DATA，P4管的源极接电源，N8管的漏极接地； 电路中，SA是使能信号，BL和NBL为存储单元的位线，Pl‑P5管为PMOS管，Nl‑N8管为NMOS管； 具体步骤如下： 灵敏放大器的核心电路由Pl管、P2管、Nl管、N2管、N3管、N4管、N5管、N6管构成，电路的输入端口和输出端口之间增加隔离电路和增益电路，以减小全摆幅电容的影响；整个电路的放大过程分两个步骤进行，使能信号SA首先为低电平，输出端口在使能信号SA的低电平作用下，处于短路状态，此时输出端口呈现较弱的摆幅，使得灵敏放大器的结点Ml、M<b>2</b>处于最高增益偏置范围，然后使能信号SA变成高电平有效，此时对输出端口短路电流进行泄放，这样输出端口的短路电流变小了，使得灵敏放大器具有很快的敏感速度，电路处于工作状态，把BL和NBL信号分别加到其输入端口，使得由Pl管、Nl管、N3管和P2管、N2管、N4管组成的反相器对处于亚稳态，其中的NMOS和PMOS管才能同时导通，此时的反相器具有很高的增益，就可以对输入信号进行放大，当BL和NBL分别为“高”和“低”，经放大后Ml结点变为低电平，加到P2管，使得结点M2变为高电平，而M2结点又接到N3管使得其导通，从而使Ml点的电位再拉低，形成了一个正反馈结构，如此往复循环，使得Ml点的电位越来越低，M2点的电位越来越高，最终形成逻辑“l”和“0”。 |
