发明名称 | 并行联想存储器 | ||
摘要 | 本发明提供一种能够在检索时快速执行奇偶校验检查的并行CAM。CAM(10)同时检索所有的地址并判断是否存储有与所输入的数据相同的数据,其包括:写入检索奇偶校验产生器(12),产生n位的写入和检索数据(WD)、(SD)的奇偶校验(WP)、(SP);与多个地址对应的多个存储位置(14);以及与非门电路(16),在从存储位置(14)输出的有效奇偶校验一致信号(PMV)中的至少一个为非激活状态的情况下,激活奇偶校验错误信号(PE)。各存储位置(14)包括:n个数据存储单元(2);奇偶校验存储单元(3);异或电路(20),判断奇偶校验(SP)和奇偶校验(RP)是否一致,当一致时激活奇偶校验一致信号/PM;以及与非门电路(22),响应数据一致信号(DML)而使奇偶校验一致信号/PM有效。 | ||
申请公布号 | CN102197435B | 申请公布日期 | 2014.08.13 |
申请号 | CN200980143111.5 | 申请日期 | 2009.08.04 |
申请人 | 国际商业机器公司 | 发明人 | 宫武久忠 |
分类号 | G11C15/04(2006.01)I | 主分类号 | G11C15/04(2006.01)I |
代理机构 | 北京市金杜律师事务所 11256 | 代理人 | 王茂华;孟祥海 |
主权项 | 一种并行联想存储器,其同时检索所有地址并判断是否存储有与所输入的数据相同的数据,其特征在于,包括: 奇偶校验产生机构,其用于产生在写入和检索时输入的n位数据的奇偶校验;和 与多个地址对应的多个存储位置, 上述存储位置各自包括: n个CAM存储单元,其存储在写入时输入的n位数据,并且将在检索时输入的n位数据与其存储的n位数据进行比较; 多个奇偶校验存储单元,每个对应于一个存储位置,被配置用于存储由上述奇偶校验产生机构在n位数据的写入时在对应的存储位置产生的奇偶校验; 奇偶校验检查机构,包含多个奇偶校验检查电路,每个奇偶校验检查电路对应于一个奇偶校验存储单元,被配置用于判断由上述奇偶校验产生机构在检索时产生的奇偶校验与存储在上述奇偶校验存储单元中的奇偶校验是否一致, 其中,每个奇偶校验检查电路被配置得在由上述奇偶校验产生机构在检索时产生的奇偶校验与上述对应的奇偶校验存储单元中存储的奇偶校验一致的情况下激活奇偶校验一致信号,并且,所述存储单元的每一个都包含一个字匹配检测电路,其在检索时输入的n位数据与存储在上述CAM存储单元中的n位数据一致的情况下激活字数据一致信号;以及 奇偶校验有效化机构,包含多个奇偶校验有效化电路,每个奇偶校验有效化电路对应于一个奇偶校验存储单元和一个存储位置,并被配置得响应于对应的字数据一致信号由对应的字匹配检测电路激活而使从对应的奇偶校验检查机构输出的对应的奇偶校验一致信号有效;还包括奇偶校验错误检测机构,该奇偶校验错误检测机构在通过 上述奇偶校验有效化机构而被有效化的、从上述多个存储位置输出的多个奇偶校验一致信号中的至少一个信号为非激活状态的情况下,激活奇偶校验错误信号。 | ||
地址 | 美国纽约 |