水下CAN组网数据采集节点

摘要

本发明涉及一种水下CAN组网数据采集节点。本发明包括一个电源电路、一个置位/复位电路、两个相同的传感器通信电路、八个相同的模拟信号采集电路、两个相同的组网电路、一个备份组网电路和一个主控电路。本发明采用双路CAN总线组网的技术构成的海洋环境参数采集节点电路，利用了CAN组网的高可靠性、高实时性等特点，并提供了备份以太网组网技术，一旦CAN组网失败时可进行备份组网，大大提高了数据传输的可靠性。

主权项

水下CAN组网数据采集节点，包括一个电源电路、一个置位/复位电路、两个相同的传感器通信电路、八个相同的模拟信号采集电路、两个相同的组网电路、一个备份组网电路和一个主控电路，其特征在于：电源电路包括一级电源转换芯片IC1、二级电源转换芯片IC2、二极管D1、一个稳压二极管D2和一个TVS保护二极管D3、四个电解电容C1、C2、C5和C6、三个瓷片电容C3、C4和C7、一个自恢复保险丝F1、一个电感L1；一级电源转换芯片IC1的1脚与二极管D1的阴极、瓷片电容C3的一端和电解电容C1的阳极连接，二极管D1的阳极与保险丝F1的一端并联后和TVS保护二极管的D3的阴极连接，保险丝的另一端作为12V电压输入端；一级电源转换芯片IC1的3脚、5脚和地连接；一级电源转换芯片IC1的2脚与稳压二极管D2阴极并联后和电感L1的一端连接；一级电源转换芯片IC1的4脚作为5V电压输出端，和电感L1的另一端以及电解电容C2和电解电容C5的阳极、瓷片电容C4的一端和二级电源转换芯片IC2的1脚并联；二级电源转换芯片IC2的3脚为+3.3V电压输出端，和电解电容C6的阳极以及瓷片电容C7的一端并联；TVS保护二极管的D3的阳极、电解电容C1、C2、C5和C6的阴极、瓷片电容C3、C4和C7的另一端、稳压二极管的阳极、二级电源转换芯片IC2的2脚都接地；置位/复位电路包括电阻R1和R2、瓷片电容C8、按键S1；其中电阻R1的一端与电源电路的+3.3V电压输出端连接；按键S1的一端和电阻R2的一端连接；瓷片电容C8的另一端和电阻R2的另一端接地；电阻R1的另一端与瓷片电容C8的一端和按键S1的另一端连接并引出为置位/复位电路的RES输出端； 每一个传感器通信电路由电平转换芯片MAX和4个瓷片电容Cap1、Cap2、Cap3和Cap4组成，电平转换芯片MAX的5脚和瓷片电容Cap1的一端相连，瓷片电容Cap1的另一端和电平转换芯片MAX的4脚相连；电平转换芯片MAX的3脚和瓷片电容Cap4的一端相连，瓷片电容Cap4的另一端和电平转换芯片MAX的1脚相连；电平转换芯片MAX的16脚和瓷片电容Cap2的一端相连，瓷片电容Cap2的另一端和电平转换芯片MAX的2脚相连；电平转换芯片MAX的15脚和瓷片电容Cap3的一端并联后接地，瓷片电容Cap3的另一端和电平转换芯片MAX的6脚相连；电平转换芯片MAX的16脚和电源电路的+3.3V电压输出端相连；传感器通信电路共有2路，每1路采集2个串行接口传感器数据；每一个模拟信号采集电路由3个电阻Res1、Res2和Res3和一个瓷片电容Cap5组成，电阻Res1的一端和电阻Res2并联后和电阻Res3的一端相连，电阻Res2的另一端和瓷片电容Cap5的一端相连，作为模拟信号采集电路的ADC输出端，瓷片电容的Cap5的另一端和电阻Res3的另一端相连后接地；模拟信号采集电路共有8路，每路都输出1个ADC输出端；每一路组网电路由收发芯片CAN、瓷片电容Cap6、两个电阻Res4和Res5组成，收发芯片CAN的7脚和电阻Res5的一端相连，电阻Res5的另一端和收发芯片CAN的6脚相连，收发芯片CAN的4脚和电阻Res4的一端相连，收发芯片CAN的3脚和瓷片电容Cap6的一端并联后与电源电路的+3.3V电压输出端相连，收发芯片CAN的2脚和瓷片电容Cap6的另一端并联后接地；收发芯片CAN的8脚和地相连；组网电路共有2路，这2路组网电路互相备份；备份组网电路由以太网驱动芯片IC3、第一晶振XTAL1、以太网接口J1、16个电阻R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13、R14、R15、R16、R17和R18、10个瓷片电容C9、C10、C12、C13、C14、C15、C16、C17、C18和C19、一个电解电容C11组成；以太网接口J1的4脚和5脚、瓷片电容C9的一端、瓷片电容C10的一端并联后与电源电路的+3.3V电压输出端连接；瓷片电容C9的另一端和瓷片电容C10的另一端接地；以太网接口J1的9脚和电阻R3的一端连接，电阻R3的另一端和电阻R4的一端并联后和电源电路+3.3V电压输出端连接；电阻R4的另一端和以太网接口J1的12脚连接；以太网接口J1的13脚接地；以太网接口J1的1脚和电阻R6的一端并联后和以太网驱动芯片IC3的17脚连接；以太网接口J1的2脚和电阻R7的一端并联后和以太网驱动芯片IC3的16脚连接；以太网接口J1的3脚和电阻R8的一端并联后和以太网驱动芯片IC3的14脚连接；以太网接口J1的6脚和电阻R9的一端并联后和以太网驱动芯片IC3的13脚连接；以太网接口J1的10脚和电阻R15的一端并联后和以太网驱动芯片IC3的28脚连接；以太网接口J1的11脚和电阻R13的一端并联后和以太网驱动芯片IC3的26脚连接；电阻R6、电阻R7、电阻R8、电阻R9、电阻R15和电阻R13的另一端和电源电路的+3.3V电压输出端连接；以太网驱动芯片IC3的7脚和电阻R5的一端连接，以太网驱动芯片IC3的20脚和电阻R10的一端连接，以太网驱动芯片IC3的21脚和电阻R11的一端连接，以太网驱动芯片IC3的27脚和电阻R14的一端连接，电阻R5、电阻R10、电阻R11、电阻R14的另一端和电源电路的+3.3V电压输出端连接；以太网驱动芯片IC3的24脚和电阻R12的一端连接，电阻R12的另一端和地连接；以太网驱动芯片IC3的18脚、22脚和23脚并联后和瓷片电容C12、瓷片电容C13和瓷片电容C14的一端、电解电容C11的阳极连接；电阻R12的另一端、瓷片电容C12、瓷片电容C13和瓷片电容C14的另一端、电解电容C11的阴极都接地；以太网驱动芯片IC3的15脚、19脚、47脚、35脚和36脚都接地；以太网驱动芯片IC3的48脚和瓷片电容C19的一端连接，瓷片电容C19的另一端和地连接；以太网驱动芯片IC3的40脚和电阻R18的一端连接，电阻R18的另一端和地连接；以太网驱动芯片IC3的39脚和电阻R17的一端连接，电阻R17的另一端和电源电路的+3.3V电压输出端连接；以太网驱动芯片IC3的37脚和瓷片电容C18的一端连接，瓷片电容C18的另一端和地连接；以太网驱动芯片IC3的32脚和瓷片电容C15的一端连接，瓷片电容C15的另一端和地连接；以太网驱动芯片IC3的34脚和电阻R16的一端连接，电阻R16的另一端和第一晶振XTAL1的3脚连接，第一晶振XTAL1的2脚接地，第一晶振XTAL1的4脚和瓷片电容C16的一端并联后和电源电路的+3.3V电压输出端连接，瓷片电容C16的另一端和地连接；以太网驱动芯片IC3的29脚和置位/复位电路的RES输出端连接；主控电路由主控芯片IC4、SD卡读写接口J2、第二晶振XTAL2、两个电阻R19和R20、9个瓷片电容C20、C21、C22、C23、C24、C25、C26、C27和C28组成，主控芯片IC4的6脚和电源电路的+3.3V电压输出端连接；主控芯片IC4的49脚、74脚、99脚、27脚、94脚和10脚接地；主控芯片IC4的12脚和瓷片电容C22的一端并联后和第二晶振XTAL2的一端连接，13脚和瓷片电容C23的一端并联后和第二晶振XTAL2的另一端连接，瓷片电容C22和C23的另一端都接地；主控芯片IC4的50脚、75脚、100脚、28脚和11脚并联后和瓷片电容C27、瓷片电容C28、瓷片电容C20、瓷片电容C26、瓷片电容C21脚的一端并联并和电源电路的+3.3V电压输出端连接；主控芯片IC4的37脚和电阻R19的一端连接，电阻R19的另一端和地连接；主控芯片IC4的59脚和SD卡读写接口J2的2脚连接，主控芯片IC4的58脚和电阻R20的一端并联后和SD卡读写接口J2的9脚连接，主控芯片IC4的30脚和SD卡读写接口J2的5脚连接，主控芯片IC4的31脚和SD卡读写接口J2的7脚连接，主控芯片IC4的32脚和SD卡读写接口J2的3脚连接；SD卡读写接口J2的4脚和电阻R20的另一端并联后和电源电路的+3.3V电压输出端连接；主控芯片IC4的14脚和置位/复位电路的RES输出端连接；主控芯片IC4的69脚和第一传感器通信电路的电平转换芯片MAX的9脚连接，主控芯片IC4的68脚和第一传感器通信电路的电平转换芯片MAX的10脚连接，主控芯片IC4的87脚和第一传感器通信电路的电平转换芯片MAX的12脚连接，主控芯片IC4的86脚和第一传感器通信电路的电平转换芯片MAX的11脚连接；主控芯片IC4的79脚和第二传感器通信电路的电平转换芯片MAX的9脚连接，主控芯片IC4的78脚和第二传感器通信电路的电平转换芯片MAX的10脚连接，主控芯片IC4的80脚和第二传感器通信电路的电平转换芯片MAX的11脚连接，主控芯片IC4的83脚和第二传感器通信电路的电平转换芯片MAX的12脚连接；主控芯片IC4的82脚和第一组网电路的收发芯片CAN的1脚连接，主控芯片IC4的81脚和第一组网电路的电阻Res4连接，主控芯片IC4的92脚和第2组网电路的收发芯片CAN的1脚连接，主控芯片IC4的91脚和第2组网电路的电阻Res4连接；主控芯片IC4的17脚和第一模拟信号采集电路的ADC输出端连接、18脚和第二模拟信号采集电路的ADC输出端连接、33脚和第三模拟信号采集电路的ADC输出端连接、34脚和第四模拟信号采集电路的ADC输出端连接、26脚和第五模拟信号采集电路的ADC输出端连接、29脚和第六模拟信号采集电路的ADC输出端连接、35脚和第七模拟信号采集电路的ADC输出端连接、36脚和第八模拟信号采集电路的ADC输出端连接；主控芯片IC4的48脚和备份组网电路的以太网驱动芯片IC3的2脚连接，主控芯片IC4的51脚和备份组网电路的以太网驱动芯片IC3的3脚连接，主控芯片IC4的52脚和备份组网电路的以太网驱动芯片IC3的4脚连接，主控芯片IC4的56脚和备份组网电路的以太网驱动芯片IC3的43脚连接，主控芯片IC4的57脚和备份组网电路的以太网驱动芯片IC3的44脚连接，主控芯片IC4的47脚和备份组网电路的以太网驱动芯片IC3的41脚连接，主控芯片IC4的55脚和备份组网电路的以太网驱动芯片IC3的40脚连接，主控芯片IC4的16脚和备份组网电路的以太网驱动芯片IC3的31脚连接，主控芯片IC4的25脚和备份组网电路的以太网驱动芯片IC3的30脚连接，主控芯片IC4的24脚和备份组网电路的第一晶振XTAL1的3脚连接； 一级电源转换芯片IC1采用MICREL公司的LM2576‑5V，二级电源转换芯片IC2采用ISP1117‑3.3V，以太网驱动芯片IC3采用National Semiconductor公司的DP83848C，主控芯片IC4采用ST公司的STM32F107RCT6，电平转换芯片Max采用Maxium公司的MAX3232，收发芯片CAN采用UTC公司的U7SN65HVD230D。