| 发明名称 | 阵列基板制备方法和阵列基板、显示装置 | ||
| 摘要 | 本发明实施例公开了一种阵列基板制备方法和阵列基板、显示装置，涉及显示领域，能够解决因有源层残留导致的开口率降低的技术问题。本发明的阵列基板制备方法，包括：形成栅金属层的工序，所述栅金属层包括栅线；有源层的成膜工序和信号线金属层的成膜工序，所述信号线金属层包括数据线；以及，通过半色调掩膜工艺同时形成有源层图形和信号线金属层图形的工序；在所述有源层的成膜工序之后，所述信号线金属层的成膜工序之前，还包括：通过构图工艺，将所述有源层的第一区域镂空，所述第一区域位于显示区域的数据线下方，且，所述数据线与所述栅线的交叠区域除外。 | ||
| 申请公布号 | CN103985671A | 申请公布日期 | 2014.08.13 |
| 申请号 | CN201410183494.1 | 申请日期 | 2014.04.30 |
| 申请人 | 京东方科技集团股份有限公司;北京京东方光电科技有限公司 | 发明人 | 张文余;谢振宇;郭建 |
| 分类号 | H01L21/77(2006.01)I;H01L23/50(2006.01)I;H01L27/02(2006.01)I | 主分类号 | H01L21/77(2006.01)I |
| 代理机构 | 北京中博世达专利商标代理有限公司 11274 | 代理人 | 申健 |
| 主权项 | 一种阵列基板制备方法，包括：形成栅金属层的工序，所述栅金属层包括栅线；有源层的成膜工序和信号线金属层的成膜工序，所述信号线金属层包括数据线；以及，通过半色调掩膜工艺同时形成有源层图形和信号线金属层图形的工序；其特征在于，在所述有源层的成膜工序之后，所述信号线金属层的成膜工序之前，还包括：通过构图工艺，将所述有源层的第一区域镂空，所述第一区域位于显示区域的数据线下方，且，所述数据线与所述栅线的交叠区域除外。 | ||
| 地址 | 100015 北京市朝阳区酒仙桥路10号 | ||