抗芯片克隆的分数阶电路基因防伪检测器

摘要

本发明提出的抗芯片克隆的分数阶电路基因防伪检测器采用分抗和分数阶最速下降法以模拟电路形式实现。该防伪检测器的每一分数阶单元电路均由运算放大器、分抗和电阻构成，其电路参数可互不相同。该防伪检测器的每一分数阶单元电路的输出端均通过相应的反馈电阻链接到另一分数阶单元电路的输入端，各反馈电阻值可互不同。该防伪检测器的吸引子值与其分数阶单元电路的分数阶阶次本质相关，其吸引子值总会伴随其分抗的电阻值和电容值的改变而改变。人类在未来较长时间内都不可能制造出具有绝对相同吸引子值的两个该防伪检测器。该防伪检测器特别适用于构造抗芯片克隆的高性能防伪芯片的应用场合。本发明属于应用数学和电路系统交叉学科的技术领域。

主权项

抗芯片克隆的分数阶电路基因防伪检测器，其特征在于：该抗芯片克隆的分数阶电路基因防伪检测器采用分抗和分数阶最速下降法以模拟电路形式实现；该抗芯片克隆的分数阶电路基因防伪检测器的第i个分数阶单元电路由运算放大器Ap_i(20)、分抗F_i(11)和电阻R_i(17)构成；每一分数阶单元电路均具有相同的电路结构，但其电路参数可互不相同；该抗芯片克隆的分数阶电路基因防伪检测器的第S个分数阶单元电路的输出端通过反馈电阻R_iS(5)链接到第i个分数阶单元电路的输入端；每一分数阶单元电路的输出端均以相同的方式通过相应的反馈电阻链接到另一分数阶单元电路的输入端，各反馈电阻值可互不同；该抗芯片克隆的分数阶电路基因防伪检测器的吸引子值与其分数阶单元电路的分数阶阶次v_i本质相关，其吸引子值总会伴随其分抗F_i(11)的电阻值和电容值的改变而改变；其中，分数阶微积分的阶次v₁、v_i和v_S不是传统的整数阶，而是非整数阶，工程应用中一般取分数或有理小数；v₁、v_i和v_S可以相等，亦可不相等；其中，1＜i＜S，i和S为正整数。