画素结构及其制造方法

摘要

一种画素结构。基板具有第一、第二元件区。第一多晶矽图案位于第一元件区内。第一绝缘图案位于第一多晶矽图案上。第二多晶矽图案位于第二元件区内。第二绝缘图案位于第二多晶矽图案上，且第一绝缘图案与第二绝缘图案彼此分离。绝缘层覆盖第一与第二绝缘图案。第一与第二闸极位于绝缘层上。第一覆盖层覆盖第一与第二闸极。第一源极/汲极金属层位于第一覆盖层上且分别与第一多晶矽图案中的第一源极/汲极区电性连接。第二源极/汲极金属层位于第一覆盖层上分别与第二多晶矽图案中的第二源极/汲极区电性连接。第二覆盖层覆盖第一源极/汲极金属层以及第二源极/汲极金属层。画素电极位于第二覆盖层上且与第一汲极金属层电性连接。

主权项

一种画素结构，包括：一基板，其具有一电容区、一第一元件区以及一第二元件区；一第一多晶矽图案，位于该第一元件区内，其中该第一多晶矽图案具有一第一源极区、一第一汲极区以及一第一通道区；一第一绝缘图案，位于该第一多晶矽图案上，其中位于该第一源极区、该第一汲极区以及该第一通道区上方的该第一绝缘图案的厚度相同，其中该第一源极区与该第一汲极区具有N型掺杂；一第二多晶矽图案，位于该第二元件区内，其中该第二多晶矽图案具有一第二源极区、一第二汲极区以及一第二通道区；一第三多晶矽图案，位于该电容区；一第二绝缘图案，位于该第二多晶矽图案上，其中该第一绝缘图案与该第二绝缘图案彼此分离，其中位于该第二通道区上方的该第二绝缘图案的厚度大于位于该第二源极区以及该第二汲极区上方的该第二绝缘图案的厚度，其中该第二源极区与该第二汲极区具有P型掺杂；一第三绝缘图案，位于该第三多晶矽图案上，其中该第三绝缘图案的厚度小于位于该第二通道区上方的该第二绝缘图案的厚度且小于该第一绝缘图案的厚度，且该第三绝缘图案与该第二绝缘图案及该第一绝缘图案彼此分离，其中该第三多晶矽图案具有P型掺杂；一绝缘层，覆盖该第一绝缘图案、该第二绝缘图案以及该第三绝缘图案；一第一闸极，位于该第一通道区上方的该绝缘层上；一第二闸极，位于该第二通道区上方的该绝缘层上；一电容电极，位于该第三多晶矽图案上方之该绝缘层上；一第一覆盖层，覆盖该第一闸极与该第二闸极；一第一源极金属层以及一第一汲极金属层，位于该第一覆盖层上且分别与该第一源极区以及该第一汲极区电性连接；一第二源极金属层以及一第二汲极金属层，位于该第一覆盖层上且分别与该第二源极区以及该第二汲极区电性连接；一第二覆盖层，覆盖该第一源极金属层、该第一汲极金属层、该第二源极金属层以及该第二汲极金属层；以及一画素电极，位于该第二覆盖层上，且与该第一汲极金属层电性连接，且与该第三多晶矽图案电性连接。