发明名称 |
双汇流排并行的运作架构 |
摘要 |
双汇流排并行的运作架构包含一记忆体汇流排、一系统汇流排、一处理器、一记忆体、复数个第一周边装置、复数个第二周边装置及一直接记忆体存取单元。该处理器耦接于该记忆体汇流排和该系统汇流排;该复数个第一周边装置耦接于该系统汇流排,且透过该系统汇流排与该处理器沟通;该复数个第二周边装置耦接于该记忆体汇流排,且透过该记忆体汇流排与该处理器沟通;当该直接记忆体存取单元致能时,至少一第一周边装置透过该系统汇流排和直接记忆体存取单元沟通,及该处理器仍可透过该记忆体汇流排驱动至少一第二周边装置。 |
申请公布号 |
TWI448900 |
申请公布日期 |
2014.08.11 |
申请号 |
TW099140967 |
申请日期 |
2010.11.26 |
申请人 |
伟诠电子股份有限公司 新竹县科学工业园区工业东九路24号2楼 |
发明人 |
张永义 |
分类号 |
G06F13/28 |
主分类号 |
G06F13/28 |
代理机构 |
|
代理人 |
吴丰任 新北市永和区福和路389号6楼之3;戴俊彦 新北市永和区福和路389号6楼之3 |
主权项 |
一种双汇流排并行的运作架构,包含:一记忆体汇流排;一系统汇流排;一中央处理器,电性连接于该记忆体汇流排和该系统汇流排;一记忆体,电性连接于该记忆体汇流排和该系统汇流排;复数个第一周边装置,电性连接于该系统汇流排,用以透过该系统汇流排与该中央处理器和该记忆体沟通;复数个第二周边装置,电性连接于该记忆体汇流排,用以透过该记忆体汇流排与该中央处理器和该记忆体沟通;及一直接记忆体存取(direct memory access,DMA)单元,电性连接于该系统汇流排与该复数个第一周边装置,当该直接记忆体存取单元致能时,该复数个第一周边装置的至少一第一周边装置直接透过该系统汇流排和该记忆体沟通。 |
地址 |
新竹县科学工业园区工业东九路24号2楼 |