发明名称 |
线路之制造方法 |
摘要 |
本发明系有关于一种线路之制造方法,其包括下列步骤:提供具有第一导电薄膜层及第二导电薄膜层之基板,于基板之第二导电薄膜层上形成第一图案化保护层。蚀刻第二导电薄膜层至露出局部之第一导电薄膜层,进一步地形成第二图案化保护层于第一图案化保护层之上或对第一图案化保护层施加压力,令第二导电薄膜层获得覆盖而得到保护,再蚀刻第一导电薄膜层。 |
申请公布号 |
TWI449479 |
申请公布日期 |
2014.08.11 |
申请号 |
TW101140496 |
申请日期 |
2012.11.01 |
申请人 |
杰圣科技股份有限公司 台南市善化区三抱竹路9号4楼 |
发明人 |
许力介;郭晓文;陈维钏 |
分类号 |
H05K3/06 |
主分类号 |
H05K3/06 |
代理机构 |
|
代理人 |
何金涂 台北市大安区敦化南路2段77号8楼;丁国隆 台北市大安区敦化南路2段77号8楼 |
主权项 |
一种线路之制造方法,其包括下列步骤:提供一基板,该基板上依顺序形成一第一导电薄膜层以及一第二导电薄膜层;于该基板之该第二导电薄膜层上形成一第一图案化保护层;蚀刻该第二导电薄膜层至露出局部之该第一导电薄膜层;形成一第二图案化保护层于该第一图案化保护层之上,并使该第二图案化保护层覆盖该第二导电薄膜层之侧面;以及蚀刻该第一导电薄膜层。 |
地址 |
台南市善化区三抱竹路9号4楼 |