发明名称 LEISTUNGSARCHITEKTUR MIT MEHRFACH-SPANNUNGSIDENTIFIZIERUNG (VID), DIGITAL SYNTHETISIERBARER LOW-DROPUT-REGLER UND VORRICHTUNG ZUR VERBESSERUNG DER ZUVERLÄSSIGKEIT VON POWER-GATES
摘要 Es wird eine Vorrichtung beschrieben, die Folgendes umfasst: einen ersten und zweiten Prozessorkern; und eine PCU, die für Folgendes betrieben werden kann: Erzeugen einer ersten VID für einen nicht auf dem Die befindlichen Regler außerhalb der Vorrichtung, wobei die erste VID in einer ersten Energieversorgung für den ersten Prozessorkern resultiert; und Erzeugen einer zweiten VID, die sich von der ersten VID unterscheidet, wobei die zweite VID in einer zweiten Energieversorgung für den zweiten Prozessorkern resultiert. Es wird eine Vorrichtung beschrieben, die Folgendes umfasst: mehrere Power-Gate-Transistoren, die durch einen Digitalbus steuerbar sind, wobei die mehreren Power-Gate-Transistoren dazu betrieben werden können, einem Prozessorkern eine erste Energieversorgung bereitzustellen und eine zweite Energieversorgung als Eingang zu empfangen; einen ADC, um die erste Energieversorgung zu empfangen und eine Digitalausgabe zu erzeugen, die die erste Energieversorgung darstellt; und einen Controller, um die Digitalausgabe, die die erste Energieversorgung darstellt, zu empfangen und den Digitalbus zum Steuern der mehreren Power-Gate-Transistoren zu erzeugen.
申请公布号 DE102014001268(A1) 申请公布日期 2014.08.07
申请号 DE20141001268 申请日期 2014.01.31
申请人 INTEL CORPORATION 发明人 MUTHUKARUPPAN, RAMNARAYANAN;KRISHNAMURTHY, HARISH K.;VERMA, MOHIT;PATRA, PRADIPTA;KADALI, UDAY BHASKAR
分类号 G06F1/26 主分类号 G06F1/26
代理机构 代理人
主权项
地址