| 摘要 |
Verfahren, umfassend: Anordnen integrierter Schaltungschips (13) auf einem integralen Array aus ersten Trägern (11), wobei die ersten Träger (11) jeweils eine erste Oberfläche (15), eine der ersten Oberfläche (15) gegenüberliegende zweite Oberfläche, auf welcher der jeweilige integrierte Schaltungschip (13) angeordnet wird, und ein nachgiebiges Element (18), das von dem jeweiligen ersten Träger (11) vorsteht, aufweisen, wobei die ersten Träger (11) und die nachgiebigen Elemente (18) in einem Stück hergestellt worden sind, und Anordnen eines integralen Arrays aus zweiten Trägern (14) über den integrierten Schaltungschips (13), wobei die zweiten Träger (14) die nachgiebigen Elemente (18) in Richtung der ersten Oberflächen (15) drücken, jedoch nur so weit, dass die nachgiebigen Elemente (18) nicht durch die durch die ersten Oberflächen (15) bestimmte Ebene hindurchtreten. |
