发明名称 |
具有内建测试驱动器的非易失性逻辑阵列 |
摘要 |
一种片上系统(SoC)提供被配置为n行乘m列位单元的非易失性存储器阵列。每个位单元被配置以存储数据位。m条位线的每条耦合至m列位单元的相应一列。m个写驱动器的每个耦合至m条位线的相应一条,其中该m个驱动器的每个包括写1电路和写0电路。所述m个驱动器可操作以响应于耦合到写1电路的第一控制信号将全1写入位单元的行中以及响应于耦合到写0电路的第二控制信号将全0写入位单元的行中。 |
申请公布号 |
CN103971742A |
申请公布日期 |
2014.08.06 |
申请号 |
CN201410085363.X |
申请日期 |
2014.01.28 |
申请人 |
德克萨斯仪器股份有限公司 |
发明人 |
S·C·巴特林;S·康纳 |
分类号 |
G11C16/06(2006.01)I;G11C16/26(2006.01)I;G11C29/12(2006.01)I |
主分类号 |
G11C16/06(2006.01)I |
代理机构 |
北京纪凯知识产权代理有限公司 11245 |
代理人 |
赵蓉民 |
主权项 |
一种片上系统,即SoC,包括存储器阵列,其中所述存储器阵列包括:n行乘m列位单元,其中所述位单元的每个被配置以存储数据位;m条位线,所述位线的每条耦合至m列位单元的相应一列;m个写驱动器,所述驱动器的每个耦合至m条位线的相应一条,其中所述m个驱动器的每个包括写1电路和写0电路,其中所述m个驱动器可操作以响应于耦合到所述写1电路的第一控制信号将全1写入位单元的行中,并且其中所述m个驱动器可操作以响应于耦合到所述写0电路的第二控制信号将全0写入位单元的行中。 |
地址 |
美国德克萨斯州 |