一种流水线型FPGA回读帧ECC电路

摘要

本发明属于FPGA器件技术领域，具体为一种FPGA回读帧ECC检错纠错电路。该电路利用FPGA回读数据总线的特征采用流水线结构将整体的汉明码解码计算分级实现，并根据FPGA单帧回读有效数据的个数来决定流水线的级数，由流水线的级数以及回读总线位宽来决定校验位的个数，在FPGA回读帧数据的同时即进行单帧数据的ECC校验。将汉明码校验的整体计算转换为分级计算实现，避免了额外的用于存储FPGA回读帧数据的资源，整体的路径延时也会减少，因而可以提高电路的计算速度。

主权项

一种流水线型FPGA回读帧ECC电路，其特征在于设回读总线位宽为M位，每一帧包含N个有效数据，则FPGA回读帧ECC电路为N级流水线，每级流水线的输入数据为M位；生成k个校验位，k的值由公式（1）决定：（1）每一级共用相同的时钟、复位、数据端口；每一级的输出作为下一级的输入，第N级的输出作为整个ECC电路的输出；所述N级流水线中，每一级流水线包含k个触发器以及相应的组合逻辑，组合逻辑由异或计算单元组成，用于对上一级的校验位输出以及输入的M位数据进行异或运算，每一个校验位所对应的组合逻辑都不相同，但是相同位置的校验位是随着流水线传递的；除此以外每一级流水线还包括使能控制端、时钟、复位信号，每一级流水线的使能控制端都不相同，通过一个全局移位寄存器来使能特定的流水线级。