双向瞬态电压抑制半导体器件

摘要

本发明公开一种双向瞬态电压抑制半导体器件，包括具有重掺杂P型区、第一轻掺杂P型区、第一轻掺杂N型区、第一重掺杂N型区、第二轻掺杂P型区、第二轻掺杂N型区、第二重掺杂N型区的P型单晶硅片衬底；位于第一轻掺杂N型区边缘的四周区域具有第一中掺杂N型区，位于第一轻掺杂P型区边缘的四周区域具有第一中掺杂P型区；位于二轻掺杂N型区边缘的四周区域具有第二中掺杂N型区，位于第二轻掺杂P型区边缘的四周区域具有第二中掺杂P型区。本发明双向瞬态电压抑制半导体器件有效避免了电荷扩展到边缘边角以及电场扩展，保证了在高温下降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，避免了器件的局部温升，提高了器件耐高压性能性和可靠性。

主权项

一种双向瞬态电压抑制半导体器件，其特征在于：包括具有重掺杂P型区（1）、第一轻掺杂P型区（2）、第一轻掺杂N型区（3）、第一重掺杂N型区（4）、第二轻掺杂P型区（12）、第二轻掺杂N型区（13）、第二重掺杂N型区（14）的P型单晶硅片衬底（5），此第一轻掺杂N型区（3）与第一轻掺杂P型区（2）接触形成结接触面且其位于其正上方，第一重掺杂N型区（4）与第一轻掺杂N型区（3）接触并位于其正上方，重掺杂P型区（1）与第一轻掺杂P型区（2）接触并位于其正下方，此第二轻掺杂N型区（13）与第二轻掺杂P型区（12）接触形成结接触面且其位于其正下方，第二重掺杂N型区（14）与第二轻掺杂N型区（13）接触并位于其正下方，第二轻掺杂P型区（12）与重掺杂P型区（1）接触并位于其正下方；一第一环形缺口区（6）位于第一轻掺杂P型区（2）、第一轻掺杂N型区（3）和第一重掺杂N型区（4）四周，所述第一环形缺口区（6）的表面覆盖有第一钝化保护层（7），此第一钝化保护层（7）内侧延伸至第一重掺杂N型区（4）上表面的边缘区域，第一重掺杂N型区（4）的中央区域覆盖作为电极的第一金属层（8），一第二环形缺口区（15）位于第二轻掺杂P型区（12）、第二轻掺杂N型区（13）、第二重掺杂N型区（14）四周，所述第二环形缺口区（15）的表面覆盖有第二钝化保护层（16），此第二钝化保护层（16）内侧延伸至第二重掺杂N型区（14）上表面的边缘区域，第二重掺杂N型区（14）的中央区域覆盖作为电极的第二金属层（9）；所述第一轻掺杂N型区（3）与第一重掺杂N型区（4）接触的上部区域且位于第一轻掺杂N型区（3）边缘的四周区域具有第一中掺杂N型区（10），此第一中掺杂N型区（10）的上表面与第一重掺杂N型区（4）的下表面接触，此第一中掺杂N型区（10）的外侧面与第一环形缺口区（6）接触，所述第一轻掺杂P型区（2）与重掺杂P型区（1）接触的下部区域且位于第一轻掺杂P型区（2）边缘的四周区域具有第一中掺杂P型区（11），此第一中掺杂P型区（11）的下表面与重掺杂P型区（1）的上表面接触，此第一中掺杂P型区（11）的外侧面与第一环形缺口区（6）接触；所述第二轻掺杂N型区（13）与第二重掺杂N型区（14）接触的下部区域且位于二轻掺杂N型区（13）边缘的四周区域具有第二中掺杂N型区（17），此第二中掺杂N型区（17）的下表面与第二重掺杂N型区（14）的上表面接触，此第二中掺杂N型区（17）的外侧面与第二环形缺口区（15）接触，所述第二轻掺杂P型区（12）与重掺杂P型区（1）接触的上部区域且位于第二轻掺杂P型区（12）边缘的四周区域具有第二中掺杂P型区（18），此第二中掺杂P型区（18）的上表面与重掺杂P型区（1）的下表面接触，此第二中掺杂P型区（18）的外侧面与第二环形缺口区（15）接触。