| 发明名称 | 一种集成电路高压引脚连通性测试方法 | ||
| 摘要 | 本发明公开了一种集成电路高压引脚连通性测试方法，包括以下步骤：除连接在集成芯片内部的MOS管衬底body的待测引脚端口PIN外，其它引脚端口PIN都接地；在待测端口PIN加负电流，测试其对地电压V。本发明的方法能够完成对芯片高压引脚的连通性测试，使集成电路的中测技术更加完备。 | ||
| 申请公布号 | CN103969544A | 申请公布日期 | 2014.08.06 |
| 申请号 | CN201410076964.4 | 申请日期 | 2014.03.04 |
| 申请人 | 东莞博用电子科技有限公司 | 发明人 | 刘成军 |
| 分类号 | G01R31/02(2006.01)I | 主分类号 | G01R31/02(2006.01)I |
| 代理机构 | 北京信慧永光知识产权代理有限责任公司 11290 | 代理人 | 周详 |
| 主权项 | 一种集成电路高压引脚连通性测试方法，其特征在于，包括以下步骤：S1，除连接在集成芯片内部的MOS管衬底body的待测引脚端口PIN外，其它引脚端口PIN都接地；S2，在待测端口PIN加负电流，测试其对地电压V。 | ||
| 地址 | 523808 广东省东莞市松山湖工业南路松湖华科2栋6楼 | ||