半导体积体电路及其制造方法;SEMICONDUCTOR INTEGRATED CIRCUIT AND FABRICATING THE SAME

摘要

本发明提供一种半导体积体电路的制造方法,包括:接收一前驱物,其包括:一基板;多个导电特征,延伸于基板之上;以及一间隔,位于导电特征之间;在前驱物上的导电特征之间的间隔中沉积一可分解聚合物层(decomposable polymer layer;DPL);对可分解聚合物层(DPL)进行退火以在导电特征之间形成不同类型的聚合物奈米结构的一有序的周期性图案;实施一第一选择性蚀刻以分解聚合物奈米结构的一第一类型,在导电特征之间形成一沟槽及一模板(template),其具有沟槽及聚合物奈米结构的一第二类型之有序的重复周期性图案;将一介电层填入沟槽以形成一介电块(block);以及实施一第二选择性蚀刻以分解聚合物奈米结构的第二类型以在导电特征之间形成由多个奈米气隙(nano-air gaps)及介电块形成之一介电矩阵(matrix)。本发明亦提供一种半导体积体电路。