摘要 |
本发明描述一种用于编译包含与复数个时脉域所驱动之源逻辑的若干部分相关之一或多个源子通道之一源电路的一表示的方法及系统。各源子通道可产生携带来自该源逻辑之该等部分之一者的信号资料的封包。一目的地电路之一表示可经编译以包含与复制该源逻辑之目的地逻辑的若干部分相关之一或多个目的地子通道。各目的地子通道可经由该等封包将该信号资料转递至该目的地逻辑之该等部分的一者。一切换逻辑可经组态以将该等源子通道映射至该等目的地子通道以作为虚拟通道而自该等源子通道转递该等封包至该等目的地子通道。一单一伫列可经组态以与该切换逻辑耦合以将来自该等源子通道之封包记录至一封包串流中持续一延迟周期,以分配至该等目的地子通道。该目的地逻辑可仿真与被延迟该延迟周期之该复数个时脉域同步的该源逻辑。 |